高频率分辨率信号系统技术方案

本实用新型专利技术为高频率分辨率信号系统，解决信号系统体积大、重量重、功耗高的问题。相敏检波信号PD经模数转换芯片采样至现场可编程门阵列，8路模拟信号分别通过第2、3模数转换芯片采样至现场可编程门阵列，现场可编程门阵列控制第1‑4数模转换芯片产生模拟信号，经第1‑4滤波器分别得到第1载波信号、第2载波信号、第1激励信号、第2激励信号输出，现场可编程门阵列根据第1‑4频率字控制第5、6数模转换芯片产生6路模拟信号输出，现场可编程门阵列控制第7、8数模转换芯片产生4路模拟信号输出，现场可编程门阵列与可编程门阵列通过HPI和uPP总线连接，数字信号处理器控制第9数模转换芯片产生2路模拟信号输出。本实用新型专利技术频率稳定度高、频率分辨率高、载波激励频率低、体积小、重量轻、功耗低。

High frequency resolution signal system

【技术实现步骤摘要】
高频率分辨率信号系统
本技术涉及信号处理领域，属于高分辨率信号处理系统。
技术介绍
应用于信号处理系统中，主要功能为对给定的PD信号进行接收、相敏检波与波形输出，检波参数可根据检波结果进行实时计算与反馈，并根据反馈参数实时输出高频载波信号与激励信号。其缺点在于体积大、重量重、功耗高。
技术实现思路
本技术的目的是提供一种频率稳定度高、频率分辨率高、载波激励频率低、体积小、重量轻、功耗低的高频率分辨率信号系统。本技术的实现方案如下：相敏检波信号PD经第1模数转换芯片1采样至可编程门阵列41，8路模拟信号分别通过第2、3模数转换芯片2、3采样至可编程门阵列41，可编程门阵列41控制第1-4数模转换芯片9、10、15、16产生模拟信号，经第1-4滤波器17、18、23、24分别得到第1载波信号、第2载波信号、第1激励信号、第2激励信号输出，可编程门阵列41根据第1-4频率字控制第5、6数模转换芯片39、40产生6路模拟信号输出，可编程门阵列41控制第7、8数模转换芯片44、45产生4路模拟信号输出。可编程门阵列41与数字信号处理器42通过HPI和uPP总线连接，数字信号处理器42控制第9数模转换芯片43产生2路模拟信号输出。可编程门阵列41内部，通过编程，构成数字频率合成器5、6、7、8、移相器11、12、19、20、21、22、有限滤波器13、14、相敏检波器25、26、27、28、29、30、低通滤波器31、32、33、34、35、36、多路选择器37、38，根据第1-4频率字控制相位关系，输出相敏信号。晶振4为可编程门阵列41与数字信号处理器42提供参考时钟信号。可编程门阵列41及数字信号处理器42的输入输出信号均通过SMA接口。有电源电路将外部锂电池的供电转换为电路中各单元所需的电压。本技术硬件部分由可编程门阵列FPGA处理单元、数字信号处理器DSP处理单元、PD信号采集、8路模拟信号采集、4路数字频率合成器DDS模块、相敏检波模块、载波信号产生模块、激励信号产生模块与外部通信模块等组成。本技术的工作原理：FPGA主要完成PD信号的接收、DDS信号生成、相敏检波、滤波、移相等功能，同时输出载波信号、激励信号与检波调试信号。DSP主要完成检波接收、DDS频率相位控制字计算、模拟量输入输出等功能。模拟信号ADC1完成1路PD信号的模数转换，与FPGA进行连接。模拟信号ADC2完成4路模拟信号的模数转换，与FPGA进行连接，并将采样结果通过通用并行总线传输到DSP进行处理。模拟信号ADC3完成4路模拟信号的模数转换，与FPGA进行连接，并将采样结果通过通用并行总线传输到DSP进行处理。模拟信号DAC1完成2路载波信号的数模转换，并分别通过SMA连接器输出。模拟信号DAC2完成2路激励信号的数模转换，并分别通过SMA连接器输出。模拟信号DAC3完成6路检波调试信号的数模转换，并分别通过SMA连接器输出。模拟信号DAC4完成2路DSP计算结果A5/A6的数模转换，并分别通过SMA连接器输出。模拟信号DAC5完成2路DSP计算结果A1/A2的数模转换，并分别通过SMA连接器输出。模拟信号DAC6完成2路DSP计算结果A3/A4的数模转换，并分别通过SMA连接器输出。电源电路主要将外部锂电池的供电转换为模块内部各单元所需的电压。时钟电路主要为模块内部各单元提供高精度工作时钟。本技术的主要指标参数如下：正弦载波技术指标a)频率范围：60KHz～100KHz（DDS1）、60KHz～200KHz（DDS2）；b)DDS频率分辨率：≤0.01Hz；c)DDS频率稳定度：≤0.5Hz；d)DDS输出前5阶谐波失真：≥40dB；e)正弦载波输出范围：±2.5V、±1V；f)正弦载波直流输出非线性：≤±2LSB；g)DDS分辨率：≥16位；h)正弦载波每周期采样：≥50。激励信号技术指标a)频率范围：10Hz～200Hz（DDS3）、10Hz～200Hz（DDS4）；b)频率分辨率：≤0.01mHz；c)频率稳定度：≤0.1mHz；d)输出范围：±2V(可适当超过)；e)直流输出非线性：≤±10LSB；f)分辨率：≥16位；g)每周期采样：≥50。本技术的优点如下：本技术是以FPGA+DSP为核心，具有频率稳定度高、频率分辨率高、载波激励频率低等优点，该产品具备信号处理系统的各项要求功能。本技术采用锂电池供电，省去了电源模块及其滤波转换设计，同时可通过程序控制设备状态（待机节能），因此，本技术具有体积小、重量轻、功耗低的特点。附图说明图1为本技术的系统工作原理图。具体实施方式相敏检波信号PD经第1模数转换芯片1采样至现场可编程门阵列41，8路模拟信号分别通过第2、3模数转换芯片2、3采样至现场可编程门阵列41，现场可编程门阵列41控制第1-4数模转换芯片9、10、15、16产生模拟信号，经第1-4滤波器17、18、23、24分别得到第1载波信号、第2载波信号、第1激励信号、第2激励信号输出，现场可编程门阵列41根据第1-4频率字控制第5、6数模转换芯片39、40产生6路模拟信号输出，现场可编程门阵列41控制第7、8数模转换芯片44、45产生4路模拟信号输出。现场可编程门阵列41与数字信号处理器42通过HPI和uPP总线连接，数字信号处理器42控制第9数模转换芯片43产生2路模拟信号输出。可编程门阵列41内部，通过编程，构成数字频率合成器5、6、7、8、移相器11、12、19、20、21、22、有限滤波器13、14、相敏检波器25、26、27、28、29、30、低通滤波器31、32、33、34、35、36、多路选择器37、38，根据第1-4频率字控制相位关系，输出相敏信号。本地晶振4为现场可编程门阵列41与数字信号处理器42提供参考时钟信号。可编程门阵列41及数字信号处理器42的输入输出信号均通过SMA接口。有电源电路将外部锂电池的供电转换为电路中各单元所需的电压。系统以FPGA+DSP架构为核心，DSP主要负责数字处理和接口控制，FPGA主要负责模数采样和数模转换控制。系统具体实施方式如下：1、4路DDS（数字频率合成器5、6、7、8）的参考时钟来自于板内精密参考时钟源4，在FPGA（可编程门阵列41）内部进行分发。2、经过AD（模数转换芯片1）转换的PD信号在FPGA（可编程门阵列41）内部分成两路，一路作为相敏检波器25、26的输入待解调信号，另一路作为相敏检波器27、28的输入待解调信号。3、频率控制字FCTRL1控制DDS（数字频率合成器5）每个时钟本文档来自技高网...

【技术保护点】
1.高频率分辨率信号系统，其特征在于，相敏检波信号PD经第1模数转换芯片（1）采样至可编程门阵列（41），8路模拟信号分别通过第2、3模数转换芯片（2、3）采样至可编程门阵列（41），可编程门阵列（41）控制第1-4数模转换芯片（9、10、15、16）产生模拟信号，经第1-4滤波器（17、18、23、24）分别得到第1载波信号、第2载波信号、第1激励信号、第2激励信号输出，可编程门阵列（41）根据第1-4频率字控制第5、6数模转换芯片（39、40）产生6路模拟信号输出，可编程门阵列（41）控制第7、8数模转换芯片（44、45）产生4路模拟信号输出，可编程门阵列（41）与数字信号处理器（42）通过HPI和uPP总线连接，数字信号处理器（42）控制第9数模转换芯片（43）产生2路模拟信号输出。/n

【技术特征摘要】
1.高频率分辨率信号系统，其特征在于，相敏检波信号PD经第1模数转换芯片（1）采样至可编程门阵列（41），8路模拟信号分别通过第2、3模数转换芯片（2、3）采样至可编程门阵列（41），可编程门阵列（41）控制第1-4数模转换芯片（9、10、15、16）产生模拟信号，经第1-4滤波器（17、18、23、24）分别得到第1载波信号、第2载波信号、第1激励信号、第2激励信号输出，可编程门阵列（41）根据第1-4频率字控制第5、6数模转换芯片（39、40）产生6路模拟信号输出，可编程门阵列（41）控制第7、8数模转换芯片（44、45）产生4路模拟信号输出，可编程门阵列（41）与数...

【专利技术属性】
技术研发人员：何辉，王维，许涛，
申请(专利权)人：成都九洲迪飞科技有限责任公司，
类型：新型
国别省市：四川;51