一种防雷芯片的氧化锌压敏电阻用瓷粉及其制备方法技术

本发明专利技术公开了一种防雷芯片的氧化锌压敏电阻用瓷粉及其制备方法，由以下摩尔份的组分制成：ZnO 88～98份、Bi

【技术实现步骤摘要】
一种防雷芯片的氧化锌压敏电阻用瓷粉及其制备方法
本专利技术属于电子陶瓷
，具体涉及一种防雷芯片的氧化锌压敏电阻用瓷粉及其制备方法。
技术介绍
防雷芯片的氧化锌压敏电阻专用瓷粉主要作为主材应用于氧化锌压敏电阻器的生产，其主要应用于电力、电子线路中的防雷和防浪涌保护。目前国内防雷器制造厂家研制的防雷芯片不能完全满足防雷专用压敏芯片承受较大雷击浪涌电流技术能力，现有的防雷芯片在大电流冲击能力、工频过载耐受能力方面存在各种问题。因此，急需研发一种用于防雷芯片的氧化锌压敏电阻用瓷粉，制得的防雷芯片能够满足承受较大雷击浪涌电流。
技术实现思路
本专利技术解决的技术问题在于提供一种防雷芯片的氧化锌压敏电阻用瓷粉及其制备方法，解决了防雷专用压敏芯片承受较大雷击浪涌电流的问题，在等同几何尺寸下能承受的标称冲击电流能达到普通产品的2倍以上。本专利技术是通过以下技术方案来实现：本专利技术提供了一种防雷芯片的氧化锌压敏电阻用瓷粉，由以下摩尔份的组分制成：ZnO88～98份、Bi2O30.2～6.0份、Sb2O30.1～3.0份、Co3O40.2～2.0份、MnCO30.1～1.0份、B2O30.01～0.1份；将Bi2O3、Sb2O3、Co3O4的纳米粉末与Bi2O3、Sb2O3、Co3O4的微米粉末混合，再与MnCO3、B2O3混合研磨得混合物，将混合物与ZnO混合后研磨，喷雾干燥后制得防雷芯片的氧化锌压敏电阻用瓷粉；其中，Bi2O3的纳米粉末的添加量是Bi2O3的微米粉末的10～20at％；Sb2O3的纳米粉末的添加量是Sb2O3的微米粉末的10～20at％；Co3O4的纳米粉末的添加量是Co3O4的微米粉末的的30～50at％。进一步，包括如下步骤：将0.2～6.0摩尔份的Bi2O3、0.1～3.0摩尔份的Sb2O3和0.2～2.0摩尔份的Co3O4采用化学共沉淀法制得纳米粉末，然后将Bi2O3、Sb2O3、Co3O4的纳米粉末与Bi2O3、Sb2O3、Co3O4的微米粉末混合后再与0.1～1.0摩尔份的MnCO3、0.01～0.1摩尔份的B2O3混合进行预研磨制得混合物，将混合物与88～98摩尔份的ZnO混合后进行研磨，喷雾干燥后得防雷芯片的氧化锌压敏电阻用瓷粉。进一步，所述的混合物的制备方法为：将Bi2O3、Sb2O3和Co3O4制成纳米粉末后，然后将Bi2O3、Sb2O3、Co3O4的纳米粉末与Bi2O3、Sb2O3、Co3O4的微米粉末混合，再与MnCO3、B2O3混合后加入至以∮5氧化锆球为介质球的砂磨机中，加入去离子水，湿法球磨1小时得混合物。进一步，所述的去离子水的用量为所述的纳米粉末、微米粉末、MnCO3和B2O3的总量的45％。进一步，将混合物与ZnO混合，依次加入去离子水、PVA和分散剂，细研磨2小时，喷雾干燥后得防雷芯片的氧化锌压敏电阻用瓷粉。进一步，所述的去离子水的用量为混合物与ZnO的总量的55％。进一步，所述的喷雾干燥在压力式造粒塔中进行；其中，入口温度为200～400℃，出口温度80～100℃，负压20Pa，制得的防雷芯片的氧化锌压敏电阻用瓷粉的松装密度1.30～1.45g/cm3。本专利技术还提供了一种所述的防雷芯片的氧化锌压敏电阻用瓷粉在制备压敏电阻中的应用。进一步，所述的防雷芯片的氧化锌压敏电阻用瓷粉通过干压成型、排塑、烧结、被银、焊接、包封后制成压敏电阻器件；所述的压敏电阻器件的熟坯电位梯度范围为150～250V/mm。进一步，所述的压敏电阻器件34×34mm的最大通流容量IMax≥60KA。与现有技术相比，本专利技术具有以下有益的技术效果：本专利技术公开了一种防雷芯片的氧化锌压敏电阻用瓷粉及其制备方法，由以下摩尔份的组分制成：ZnO88～98份、Bi2O30.2～6.0份、Sb2O30.1～3.0份、Co3O40.2～2.0份、MnCO30.1～1.0份、B2O30.01～0.1份；将Bi2O3、Sb2O3、Co3O4的纳米粉末与Bi2O3、Sb2O3、Co3O4的微米粉末混合，再与MnCO3、B2O3混合研磨得混合物，将混合物与ZnO混合后研磨，喷雾干燥后制得防雷芯片的氧化锌压敏电阻用瓷粉；其中，Bi2O3的纳米粉末的添加量是Bi2O3的微米粉末的10～20at％；Sb2O3的纳米粉末的添加量是Sb2O3的微米粉末的10～20at％；Co3O4的纳米粉末的添加量是Co3O4的微米粉末的的30～50at％。本专利技术通过在防雷芯片的氧化锌压敏电阻用瓷粉的组分中部分替代Bi2O3、Sb2O3、Co3O4的纳米材料，不同于现有技术的单一纳米材料的一元掺杂，本专利技术是通过采用与压敏电阻晶粒生长密切相关的Bi-Sb-Co三元纳米材料掺杂技术，制备防雷芯片的氧化锌压敏电阻用瓷粉；同时，通过部分替代Bi2O3、Sb2O3、Co3O4的纳米材料，既利用了纳米材料的高活性有效降低了固态化学反应的温度，又有效避免了现有技术中纳米材料不易有效分散的问题。通过本专利技术的氧化锌压敏电阻用瓷粉制成的压敏电阻期间，耐受8/20μS冲击的能力，比现有技术高出50％以上，有效地解决了防雷芯片承受较大雷击浪涌电流的问题；同时，采用本专利技术的氧化锌压敏电阻用瓷粉制得的压敏电阻器件34×34mm的最大通流容量IMax≥60KA，在等同几何尺寸下能承受的标称冲击电流是普通产品的2倍以上，能够实现防雷产品的小型化设计。具体实施方式下面结合实施例对本专利技术做进一步详细描述，所述是对本专利技术的解释而不是限定。显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。本领域的技术人员根据本专利技术技术方案的技术特征所做出的任何非本质的添加、替换，均属于本专利技术的保护范围。实施例1一种防雷芯片的氧化锌压敏电阻用瓷粉，由以下摩尔份的组分制成：ZnO88份、Bi2O30.2份、Sb2O30.1份、Co3O40.2份、MnCO30.1份、B2O30.01份；将Bi2O3、Sb2O3、Co3O4的纳米粉末与Bi2O3、Sb2O3、Co3O4的微米粉末混合，再与MnCO3、B2O3混合研磨得混合物，将混合物与ZnO混合后研磨，喷雾干燥后制得防雷芯片的氧化锌压敏电阻用瓷粉；其中，Bi2O3的纳米粉末的添加量是Bi2O3的微米粉末的10at％；Sb2O3的纳米粉末的添加量是Sb2O3的微米粉末的10at％；Co3O4的纳米粉末的添加量是Co3O4的微米粉末的的30at％。其中，at％为原子数百分含量。一种防雷芯片的氧化锌压敏电阻用瓷粉的制备方法，包括如下步骤：将0.2摩尔份的Bi2O3、0.1摩尔份的Sb2O3和0.2摩尔份的Co3O4采用化学共沉淀法制得纳米粉末，然后将Bi2O3、Sb2O3、Co3O4的纳米粉末与Bi2O3、Sb2O3、Co3O4的微米粉末混合后再与0.1摩尔份的MnCO3、0.01摩尔份的B2O3混合进行预研磨制得混合物，将混合物与88摩尔份的ZnO混合后进行本文档来自技高网...

【技术保护点】
1.一种防雷芯片的氧化锌压敏电阻用瓷粉，其特征在于，由以下摩尔份的组分制成：/nZnO 88～98份、Bi

【技术特征摘要】
1.一种防雷芯片的氧化锌压敏电阻用瓷粉，其特征在于，由以下摩尔份的组分制成：
ZnO88～98份、Bi2O30.2～6.0份、Sb2O30.1～3.0份、Co3O40.2～2.0份、MnCO30.1～1.0份、B2O30.01～0.1份；
将Bi2O3、Sb2O3、Co3O4的纳米粉末与Bi2O3、Sb2O3、Co3O4的微米粉末混合，再与MnCO3、B2O3混合研磨得混合物，将混合物与ZnO混合后研磨，喷雾干燥后制得防雷芯片的氧化锌压敏电阻用瓷粉；其中，
Bi2O3的纳米粉末的添加量是Bi2O3的微米粉末的10～20at％；Sb2O3的纳米粉末的添加量是Sb2O3的微米粉末的10～20at％；Co3O4的纳米粉末的添加量是Co3O4的微米粉末的的30～50at％。


2.一种防雷芯片的氧化锌压敏电阻用瓷粉的制备方法，其特征在于，包括如下步骤：
将0.2～6.0摩尔份的Bi2O3、0.1～3.0摩尔份的Sb2O3和0.2～2.0摩尔份的Co3O4采用化学共沉淀法制得纳米粉末，然后将Bi2O3、Sb2O3、Co3O4的纳米粉末与Bi2O3、Sb2O3、Co3O4的微米粉末混合后再与0.1～1.0摩尔份的MnCO3、0.01～0.1摩尔份的B2O3混合进行预研磨制得混合物，将混合物与88～98摩尔份的ZnO混合后进行研磨，喷雾干燥后得防雷芯片的氧化锌压敏电阻用瓷粉。


3.根据权利要求2所述的防雷芯片的氧化锌压敏电阻用瓷粉的制备方法，其特征在于，所述的混合物的制备方法为：将Bi2O3、Sb2O3和Co3O4制成纳米粉末后，然后将Bi2O3、Sb2O3、Co3O4的纳米粉末与...

【专利技术属性】
技术研发人员：王建文，
申请(专利权)人：西安恒翔电子新材料有限公司，
类型：发明
国别省市：陕西;61