基于跨多个装置的协调内部地址方案的冗余编码条带制造方法及图纸

一种系统和方法涉及操作非易失性存储器系统。本文中所公开的技术高效地使用在非易失性存储器系统中的非易失性存储装置中可用的存储器。在一些方面中，非易失性存储装置跨所述非易失性存储装置执行冗余编码条带，所述冗余编码条带由具有跨所述存储装置用协调方案指派的内部地址的数据分块形成。在一些方面中，非易失性存储装置跨所述非易失性存储装置在相应非易失性存储装置中的相同内部地址处执行冗余编码条带。

Redundant coding strip based on coordinated internal address scheme across multiple devices

【技术实现步骤摘要】
【国外来华专利技术】基于跨多个装置的协调内部地址方案的冗余编码条带
技术介绍
本专利技术技术涉及非易失性存储器系统。半导体存储器装置在各种电子装置中的应用越来越广泛。例如，非易失性半导体存储器用于蜂窝电话、数码相机、个人数字助理、移动计算装置、非移动计算装置、固态驱动器和其它装置。导电浮动栅极或不导电电荷捕集材料等电荷存储材料可用于某些类型的存储器单元中，以存储表示数据状态的电荷。存储器单元可以是晶体管，其中电荷存储材料可以位于通道和控制栅极之间。电荷存储材料可以与通道和控制栅极绝缘。电荷存储材料可以竖直地布置在三维(3D)堆叠存储器结构中，或者水平地布置在二维(2D)存储器结构中。3D存储器结构的一个实例是位成本可扩展(BiCS)架构，其包括交替的导电层和介电层的堆叠。一些类型的存储器单元可以通过改变电荷存储材料中的电荷来编程，从而改变存储器单元晶体管的阈值电压(Vth)。在一种技术中，编程电压被施加到控制栅极上，在通道中施加低电压以向电荷存储材料添加电荷。施加编程电压后，通过向控制栅极施加验证电压并测试存储器单元是否传导显著电流来测试存储器单元的阈值电压。可以施加额外的编程电压到控制栅极，然后施加验证电压，直到存储器单元的阈值电流在目标范围内。其它类型的存储器单元可以编程成不同的电阻水平。例如，电阻性随机存取存储器(ReRAM)可以在高电阻状态和低电阻数据状态之间可逆地切换。在一些存储器单元中，ReRAM单元可以在超过两个不同的电阻状态之间可逆地切换。每个电阻状态可以对应一个电阻范围。附图说明为了使本公开的理解可以更详细，更特定的描述可以参考各个实施例的特征，其中的一些实施例在附图中示出。但是，附图仅示出本公开的更相关的特征，因此不应被视为具有限制性，因为描述可承认其它有效特征。图1A是根据一些实施例的示出包含非易失性存储器系统的分布式计算系统的框图。图1B是根据一些实施例的示出包含一个或多个非易失性存储装置的分布式计算系统的框图。图2A是其中可以实践实施例的示例存储装置的框图。图2B是示例存储装置的框图，描绘了图2A的控制器122的额外细节。图2C描绘存储器单元阵列的示例性结构。图3是根据一些实施例的示出主控制器的实施方案的框图。图4是操作非易失性存储装置的过程的一个实施例的流程图。图5描绘在存储装置外部具有大型写入序列化表的常规系统的实例。图6是不需要存储装置外部的写入序列化表的系统的一个实施例的框图。图7描绘其中可以实践实施例的非易失性存储器系统的一个实施例。图7A描绘图7的项704-2的其它细节。图7B描绘其中分块大小对应于一个数据块的冗余编码条带的实例。图7C描绘其中分块大小对应于多个数据块的冗余编码条带的实例。图8是将冗余条带写入到非易失性存储装置的过程的一个实施例的流程图。图9是使用冗余条带中的分块恢复ELBA的丢失数据的过程的一个实施例的流程图。图10示出计算机系统的示意图。根据惯例，图中所示的各种特征可能并非按比例绘制。因此，为了清晰起见，可能任意扩大或减小各种特征的尺寸。此外，一些图式可能并未描绘给定系统、方法或装置的所有组件。最后，在整个说明书及图式中，相似参考标号可以用于表示相似特征。具体实施方式本专利技术技术涉及操作非易失性存储器系统。本文中所公开的技术高效地使用在非易失性存储器系统中的非易失性存储装置中可用的存储器。在一些实施例中，跨非易失性存储装置在相应非易失性存储装置中的相同内部地址处执行冗余编码条带。本文中，“物理地址”是硬件地址(其通常在非易失性存储装置内)。因此，物理地址是物理位置的地址。如本文中所使用，术语“逻辑地址”是物理地址的指针。本文中，“内部逻辑地址”是存储与逻辑地址相关联的数据的非易失性存储装置的地址空间中的逻辑地址。如本文中所使用，术语“外部逻辑地址”是在存储与外部逻辑地址相关联的数据的非易失性存储装置外部的地址空间中的逻辑地址。作为一个实例，外部逻辑地址可为请求将与外部逻辑地址相关联的数据存储在非易失性存储装置中的主机的地址空间中的地址。本文中，“内部地址”是非易失性存储装置的地址空间中的地址。内部地址的两个实例是内部逻辑地址和物理地址。本文中，“随机写入”是指不具有连续地址的写入序列。例如，主机可以发出其中逻辑地址分散的写入命令序列。因此，随机写入序列可包括随机外部逻辑地址。相比之下，在本文使用“连续写入”时，这个术语是指具有连续地址的写入序列。例如，主机可以发出其中逻辑地址依序排序的写入命令序列。在一些实施例中，非易失性存储可用于使用基于冗余数据的保护方案来存储数据，所述基于冗余数据的保护方案有时称为冗余编码。冗余编码的一个实例通常被称为独立磁盘冗余阵列(RAID)。许多类型或级别的冗余编码和RAID是众所周知的，并且本公开并不假定完整描述所有类型或级别的冗余编码和RAID。在一个实施例中，非易失性存储系统具有冗余编码逻辑，所述冗余编码逻辑配置成使用非易失性存储装置上的数据分块构成冗余编码条带。冗余编码条带可以是RAID条带，但是并不一定是RAID条带。在一个实施例中，冗余编码条带中的每一个由具有跨非易失性存储装置用协调方案指派的内部地址的数据分块形成。在一个实施例中，方案(在非易失性存储装置之间)协调外部逻辑地址如何转换成内部地址。地址转换协调可以通过多种方式来执行。在一个实施例中，为了使用具有用协调地址转换方案指派的内部地址的数据分块构成冗余编码条带，冗余编码条带由在非易失性存储装置中的每一个上具有相同内部地址的数据形成。内部地址可为内部逻辑地址或物理地址。应注意，这与由在不同非易失性存储装置上具有相同外部逻辑地址的分块形成冗余编码条带的情况大不相同。在一个实施例中，为了使用具有用协调地址转换方案指派的内部地址的数据分块构成冗余编码条带，冗余编码条带由具有根据固定转换方案指派的内部地址的数据分块形成。如本文所定义，术语“固定转换方案”意指其中特定存储装置上的数据分块的地址被定义为固定或预定义数学关系的地址转换方案。在一个实施例中，为了使用具有用协调地址转换方案指派的内部地址的数据分块构成冗余编码条带，冗余编码条带由具有根据一个或多个转换查找表指派的内部地址的数据分块形成，所述一个或多个转换查找表并入有所述多个非易失性存储装置中的每一个内部的固定或预定义数学关系。包括多个非易失性存储装置的一些存储器系统采用日志结构类型的组织来在非易失性存储装置中存储数据。日志结构的组织可以将具有“时间局部性”(即，在时间上紧密地一起执行)的来自主机的写入数据转换成在非易失性存储装置上具有“空间局部性”的布局，即使数据在主机地址空间中可能不是空间本地的也如此。例如，来自主机的随机写入可以在物理位置方面依序写入到非易失性存储装置。此类日志结构类型的组织可以增强非易失性存储装置的性能。例如，可以减少写入放大。在具有多个非易失性存储装置的系统中实施日志结构的组织的一种可能方式是使本文档来自技高网...

【技术保护点】
1.一种系统，其包括：/n多个非易失性存储装置，每个非易失性存储装置包括：/n多个非易失性存储器单元；/n非暂时性存储装置；/n通信接口，其配置成接收在所述非易失性存储装置的非易失性存储器单元中存储数据的写入请求，所述写入请求中的若干写入请求包括外部逻辑地址；以及/n映射逻辑，其配置成在所述非暂时性存储装置中存储所述写入请求中的所述外部逻辑地址到所述非易失性存储装置的内部地址之间的映射；以及/n冗余编码逻辑，其配置成构成冗余编码条带，所述冗余编码条带中的每一个由所述多个非易失性存储装置中的每一个上的数据分块形成，所述冗余编码条带中的每一个由具有跨所述存储装置用协调的外部逻辑地址到内部地址转换方案指派的内部地址的数据分块形成。/n

【技术特征摘要】
【国外来华专利技术】20171002 US 15/722,6661.一种系统，其包括：
多个非易失性存储装置，每个非易失性存储装置包括：
多个非易失性存储器单元；
非暂时性存储装置；
通信接口，其配置成接收在所述非易失性存储装置的非易失性存储器单元中存储数据的写入请求，所述写入请求中的若干写入请求包括外部逻辑地址；以及
映射逻辑，其配置成在所述非暂时性存储装置中存储所述写入请求中的所述外部逻辑地址到所述非易失性存储装置的内部地址之间的映射；以及
冗余编码逻辑，其配置成构成冗余编码条带，所述冗余编码条带中的每一个由所述多个非易失性存储装置中的每一个上的数据分块形成，所述冗余编码条带中的每一个由具有跨所述存储装置用协调的外部逻辑地址到内部地址转换方案指派的内部地址的数据分块形成。


2.根据权利要求1所述的系统，其中要使用具有用所述协调的外部逻辑地址到内部地址转换方案指派的内部地址的数据分块构成所述冗余编码条带，所述冗余编码逻辑进一步配置成：
使用具有相同内部地址的数据分块形成冗余编码条带。


3.根据权利要求1所述的系统，其中要使用具有用所述协调的外部逻辑地址到内部地址转换方案指派的内部地址的数据分块构成所述冗余编码条带，所述冗余编码逻辑进一步配置成：
使用具有根据固定地址转换方案指派的内部地址的数据分块形成冗余编码条带。


4.根据权利要求1所述的系统，其中要使用具有用所述协调的外部逻辑地址到内部地址转换方案指派的内部地址的数据分块构成所述冗余编码条带，所述冗余编码逻辑进一步配置成：
使用具有根据所述多个非易失性存储装置中的每一个内部的一个或多个查找表指派的内部地址的数据分块形成冗余编码条带。


5.根据权利要求1所述的系统，其进一步包括恢复逻辑，所述恢复逻辑配置成
基于所存储的所述外部逻辑地址到所述内部地址之间的映射，恢复存储在所述非易失性存储装置中的一个中的冗余编码条带中的数据分块。


6.根据权利要求5所述的系统，其中所述恢复逻辑进一步配置成：
存取所述多个非易失性存储装置中的第一非易失性存储装置存储与所述外部逻辑地址中的第一外部逻辑地址相关联的数据分块的内部地址；
存取所述第一非易失性存储装置存储与所述第一外部逻辑地址相关联的所述数据分块的相同内部地址处的来自所述多个非易失性存储装置中的其它非易失性存储装置的数据分块；以及
基于来自其它非易失性存储装置的所述数据分块，恢复与所述第一外部逻辑地址相关联的所述数据分块。


7.根据权利要求1所述的系统，其进一步包括逻辑，所述逻辑配置成协调与按照时间顺序依序接收到的写入请求中的随机外部逻辑地址相关联的数据到所述多个非易失性存储装置的若干非易失性存储装置中用所述协调的外部逻辑地址到内部地址转换方案指派的所述内部地址的写入。


8.根据权利要求7所述的系统，其中所述冗余编码逻辑进一步配置成使用与按照时间顺序依序接收到的所述写入请求中的所述随机外部逻辑地址相关联的数据分块形成冗余编码条带。


9.根据权利要求1所述的系统，其进一步包括驱动虚拟化逻辑，所述驱动虚拟化逻辑配置成：
接收各自包括具有外部逻辑地址和至少一个另外位的虚拟地址的写入请求；以及
针对包括虚拟地址的所述写入请求中的若干写入请求，向选定非易失性存储装置发送指示所述选定非易失性存储装置写入与所述虚拟地址中的所述外部逻辑地址相关联的数据的写入请求。


10.根据权利要求9所述的系统，其中所述驱动虚拟化逻辑进一步配置成：
在非暂时性存储装置中维持驱动虚拟化数据结构，所述驱动虚拟化数据结构指示针对所述虚拟地址中的每一个将写入请求发送到的所述选定非易失性存储装置。


11.根据权利要求1所述的系统，其中要构成所述冗余编码条带，所述冗余编码逻辑进一步配置成：
根据主机数据计算每个冗余编码条带的冗余代码；以及
指示所述多个非易失性存储装置在用所述协调的外部逻辑地址到内部地址转换方案指派的所述内部地址处写入所述主机数据和冗余编码条带的所述冗余代码。


12.根据权利要求1所述的系统，其中所述系统包括具有控制器和所述多个非易失性存储装置的数据存储系统，其中所述冗余编码逻辑驻留在所述控制器中。


13.根据权利要求1所述的系统，其进一步包括以通信方式耦合到所述多个非易失性存储装置的主机系统，其中所述冗余编码逻辑驻留在所述主机系统中。


14.一种方法，其包括：
在多个非易失性存储装置中的每一个处接收各自包括外部逻辑地址的多个写入请求，所述多个非易失性存储装置共享共同的内部逻辑寻址方案；
在所述多个非易失性存储装置中的每一个处将所述外部逻辑地址映射到所述共同的内部逻辑寻址方案中的内部逻辑地址；
将所述映射存储在所述多个非易失性存储装置中的若干非易失性存储装置中的非暂时性存储装置中；以及
通过主控制器构成冗余编码条带，所述冗余编码条带中的每一个由所述多个非易失性存储装置中的每一个上的数据分块形成，所述冗余编码条带中的每一个由具有所述共同的内部逻辑寻址方案中的相同内...

【专利技术属性】
技术研发人员：V博尔希维廷，WF克鲁格，BW奥克拉夫卡，S苏巴拉奥，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：美国;US