【技术实现步骤摘要】
使用集成接口和硅中介层的图形处理单元与高带宽存储器集成
本文中所描述的实施例涉及半导体装置组合件和制造半导体装置组合件的方法，所述半导体装置组合件具有直接连接到中介层的处理单元和存储器装置，所述中介层连接到例如印刷电路板等衬底。所述中介层可以是具有互补型金属氧化物半导体(CMOS)电路的硅中介层。处理单元可以是图形处理单元(GPU)，且存储器装置可以是高带宽存储器装置。
技术介绍
高带宽存储器通常是包含动态随机存取存储器(DRAM)的堆叠的高性能随机存取存储器(RAM)接口，所述DRAM的堆叠具有穿过DRAM堆叠的硅穿孔(throughsiliconvias，TSV)。高带宽存储器通常封装于特定配置中以使高带宽存储器能够由例如(但不限于)图形卡等另一装置使用。图6展示先前半导体装置组合件400的侧视示意图，其包含由爱达荷州博伊西市(Boise，Idaho)的MicronTechnology公司提供的多个混合存储器立方体(HMC)430。HMC包含彼此堆叠的多个存储器单元，通常四(4)个到八(8)个，且使用TS...
【技术保护点】
1.一种半导体装置组合件，其包括：/n衬底，其具有第一侧和第二侧；/n中介层，其具有第一侧和第二侧，所述中介层的所述第二侧连接到所述衬底的所述第一侧；/n多个电互连件，其连接到所述衬底的所述第二侧；/n第一半导体装置，其直接连接到所述中介层的所述第一侧；以及/n第二半导体装置，其直接连接到所述中介层的所述第一侧，其中所述中介层被配置成使所述第一半导体装置和所述第二半导体装置能够经由所述中介层彼此通信。/n
【技术特征摘要】
20181105 US 16/180,5381.一种半导体装置组合件，其包括：
衬底，其具有第一侧和第二侧；
中介层，其具有第一侧和第二侧，所述中介层的所述第二侧连接到所述衬底的所述第一侧；
多个电互连件，其连接到所述衬底的所述第二侧；
第一半导体装置，其直接连接到所述中介层的所述第一侧；以及
第二半导体装置，其直接连接到所述中介层的所述第一侧，其中所述中介层被配置成使所述第一半导体装置和所述第二半导体装置能够经由所述中介层彼此通信。
2.根据权利要求1所述的半导体装置组合件，其中所述中介层为由硅构成的衬底。
3.根据权利要求2所述的半导体装置组合件，其中所述衬底包括层压衬底。
4.根据权利要求3所述的半导体装置组合件，其中所述中介层进一步包括互补型金属氧化物半导体电路。
5.根据权利要求4所述的半导体装置组合件，其中所述多个互补型金属氧化物半导体电路提供用于所述第一半导体装置和所述第二半导体装置之间的数据传送的缓冲器。
6.根据权利要求5所述的半导体装置组合件，其中所述多个互补型金属氧化物半导体电路提供用以控制所述第一半导体装置和所述第二半导体装置之间的数据传送的逻辑。
7.根据权利要求4所述的半导体装置组合件，其中所述第一半导体装置为处理单元。
8.根据权利要求7所述的半导体装置组合件，其中所述处理单元进一步包括图形处理单元GPU或中央处理单元CPU。
9.根据权利要求8所述的半导体装置组合件，其中所述第二半导体装置为存储器装置。
10.根据权利要求9所述的半导体装置组合件，其中所述存储器装置进一步包括高带宽存储器装置。
11.根据权利要求9所述的半导体装置组合件，其进一步包括直接连接到所述中介层的所述第一侧的第三半导体装置，其中所述第三半导体装置为存储器装置，且其中所述中介层被配置成使所述GPU或CPU和所述第三半导体装置能够经由所述中介层彼此通信。
12.根据权利要求11所述的半导体装置组合件，其中所述中介层实现所述层压衬底和所述GPU或CPU之间的通信，且实现所述层压衬底和所述存储器装置之间的通信。
13.一种半导体装置组合件，其包括：
衬底，其具有第一侧和第二侧；
硅中介层，其具有第一侧和第二侧，所述中介...
【专利技术属性】
技术研发人员：C·H·育，O·R·费伊，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。