大马士革互连制程工艺制造技术

本发明专利技术涉及大马士革互连制程工艺，涉及半导体集成电路制造工艺，通过对金属硬质掩膜层图形进行回刻工艺，之后沉积一层第二盖帽层，第二盖帽层覆盖金属硬质掩膜层的侧壁，并覆盖在金属硬质掩膜层的侧壁的第二盖帽层一直保留至清洗工艺，如此避免了金属硬质掩膜层的侧壁与大气环境接触而与空气中的水汽反应生成化合物的机会，因此降低了铜填充缺陷，进而提高半导体器件良率。

Damascus interconnection process

【技术实现步骤摘要】
大马士革互连制程工艺
本专利技术涉及半导体集成电路制造工艺，尤其涉及一种大马士革互连制程工艺。
技术介绍
在半导体制造技术中，随着器件尺寸的不断缩小，业界普遍使用大马士革互连技术，在大马士革铜互连技术中，需要器件刻蚀形成铜互连沟槽，然后沉积一铜扩散阻挡层覆盖铜互连沟槽的内表面，然后填充金属铜并进行化学机械研磨得到所需结构。另随着后段工艺关键尺寸(CD)的减小，大马士革互连制程中金属硬质掩膜层(metalhardmask，MHM，比如TIN)逐渐被使用。部分半导体代工厂从65nm开始使用金属硬质掩膜。其通过光刻和刻蚀工艺将图形转移至金属硬质掩膜层，以金属硬质掩膜层为掩模将图形转移至介质层，在介质层中形成镶嵌的通孔和沟槽，在通孔和沟槽中填充铜并进行化学机械研磨(CMP)平坦化工艺，形成铜互连。金属硬质掩膜层的使用可以具有对其下层介质层很好的选择比和结构的保持性。但是，在大马士革互连制程中，金属硬质掩膜层易与空气中的水汽反应生成化合物，而导致之后的铜填充缺陷，进而导致半导体器件良率降低。具体的，请参阅图1a-1b，图1a-1b为现有技本文档来自技高网...

【技术保护点】
1.一种大马士革互连制程工艺方法，其特征在于，包括：/nS1：提供一前层，在所述前层上依次形成氮掺杂碳化硅层、层间介质层、硬质掩膜氧化层、金属硬质掩膜层以及氧化物盖帽层；/nS2：进行光刻刻蚀工艺，形成金属硬质掩膜层图形以及位于金属硬质掩膜层图形之间的沟槽；/nS3：对金属硬质掩膜层图形进行回刻工艺，之后进行沉积工艺以沉积一层第二盖帽层，第二盖帽层覆盖氧化物盖帽层和硬质掩膜氧化层的表面以及氧化物盖帽层和金属硬质掩膜层的侧壁；/nS4：依次沉积底部抗反射层和光刻胶层，进行光刻曝光工艺，在光刻胶层上对应金属硬质掩膜层图形之间的沟槽的位置形成接触孔图形形貌；/nS5：依次刻蚀底部抗反射层、第二盖帽层...

【技术特征摘要】
1.一种大马士革互连制程工艺方法，其特征在于，包括：
S1：提供一前层，在所述前层上依次形成氮掺杂碳化硅层、层间介质层、硬质掩膜氧化层、金属硬质掩膜层以及氧化物盖帽层；
S2：进行光刻刻蚀工艺，形成金属硬质掩膜层图形以及位于金属硬质掩膜层图形之间的沟槽；
S3：对金属硬质掩膜层图形进行回刻工艺，之后进行沉积工艺以沉积一层第二盖帽层，第二盖帽层覆盖氧化物盖帽层和硬质掩膜氧化层的表面以及氧化物盖帽层和金属硬质掩膜层的侧壁；
S4：依次沉积底部抗反射层和光刻胶层，进行光刻曝光工艺，在光刻胶层上对应金属硬质掩膜层图形之间的沟槽的位置形成接触孔图形形貌；
S5：依次刻蚀底部抗反射层、第二盖帽层、硬质掩膜氧化层至层间介质层中，形成接触孔并将接触孔延伸至层间介质层中，并去除光刻胶层；
S6：去除底部抗反射层；
S7：刻蚀去除表面的第二盖帽层、氧化物盖帽层并继续刻蚀层间介质层至氮掺杂碳化硅层停止，形成沟槽和延伸至层间介质层底部的接触孔；以及
S8：清洗去除金属硬质掩膜层、金属硬质掩膜层侧边的第二盖帽层以及硬质掩膜氧化层。


2.根据权利要求1所述的大马士革互连制程工艺方法，其特征在于，在步骤S1中，氮掺杂碳化硅层的厚度在250埃米至700埃米之间。


3.根据权利要求1所述的大马士革互连制程工艺方法，其特征在于，在步骤S1中，层间介质层的厚度在1500埃米至6000埃米之间。


4.根据权利要求1所述的大马士革互连制程工艺方法，其特征在于，在步骤S1中，硬质掩膜氧化层的厚度在100埃米至500埃米之间。


5.根据权利要求1所述的大马士革互连制程工艺方法，其特征在于，在步骤S1...

【专利技术属性】
技术研发人员：梁金娥，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：江苏;32