一种降低稳态误差的定时同步方法技术

本发明专利技术公开了一种降低稳态误差的定时同步方法，涉及无线通信技术领域。针对现有技术方案在降低稳态误差及加速收敛两方面存在矛盾的问题。本发明专利技术在原有训练环路的基础上，添加输出支路，输出支路包括输出支路NCO、输出支路插值滤波器、输出支路匹配滤波器，其与训练环路中对应模块结构相同，输出支路NCO的输入信号为环路滤波器的积分环节即I支路。I支路具有低通特性，定时误差信息相对PI组合情况更加稳定，系统收敛之后稳态误差更低，进而输出支路定时同步校正后的信号残余定时误差更小。因此，将输出支路匹配滤波之后的信号作为接收机后续模块的输入，可以得到更加稳定的结果。

A timing synchronization method to reduce steady-state error

【技术实现步骤摘要】
一种降低稳态误差的定时同步方法
本专利技术属于无线通信
，尤其涉及一种可降低稳态误差的定时同步方法。
技术介绍
随着5G时代的到来，无线通信的应用将日益广泛，不仅涉及传统移动通信，也将在综合交通无线互联、物联网(InternetofThings,IoT)等新兴领域发挥巨大作用。在无线数字通信系统中，收发两端的时钟无法保证精准匹配，从而导致采样误差，对通信性能造成显著影响。定时同步针对收发端时钟不同步，对具有采样误差的信号进行时钟恢复，是无线通信接收端正确工作的基础，为数据传输提供可靠保障。采样误差主要包括固定相位差和采样频偏两部分。其中，固定相位差部分是由于采样未找准最佳采样点，导致每个符号采样点与理想采样点都有一个固定的时间相位差(小于一个采样周期)，这种固定的相位差可以看作信道响应的一部分，能通过接收机中的均衡器得以校正。采样频偏是由于收发两端时钟频率不一致，使得采样相位差出现累积变化的现象，其是影响接收机性能的关键因素，也是定时同步需要处理的主要部分。现有经典的定时同步方案一般基于Gardner定时误差恢复算法实现，其根据改变重采样输入信号的方式，利用内插滤波器来实现符号最佳采样点处的采样，理论上可以同时校正采样频偏和固定相位差。图1给出了现有技术方案框图，Gardner定时同步算法需在两倍符号率过采样条件进行工作，主要包括定时误差提取器、环路滤波器、数控振荡器(NumericallyControlledOscillator，NCO)、插值滤波器、匹配滤波器几个部分组成。1)定时误差提取器Gardner定时同步的关键在于定时误差提取，其在两倍符号速率过采样下执行，主要原理依据符号波形的对称性。符号波形需要借助匹配滤波的作用才能保证较高的信噪比(Signal-to-NoiseRatio，SNR)，因此在定时误差提取前需先将ADC采样后的序列插值成两倍符号速率的序列，然后经过两倍符号速率下的匹配滤波，得到两倍过采样下的符号波形。通常而言，发送端的成型滤波器和接收端的匹配滤波器都为根升余弦滤波器，这样匹配滤波之后的符号波形为升余弦波形。升余弦波形在符号最佳采样时刻为峰值，而在其他符号最佳采样时刻为零值，即在理想符号速率采样下，符号间不会出现码间串扰(Inter-SymbolInterference，ISI)。如果存在采样偏差时，仅凭符号峰值处的主采样点z(n)无法判断采样点是提前还是滞后。不过，如果借助于两倍过采样下的次采样点z(n-1/2)和z(n+1/2)，就可以判断采样偏差方向。Gardner定时误差提取计算公式为其中，代表取实部，*为复数取共扼运算符。图2以正实数符号(最佳采样点为正实数)为例，给出了不同情况下的采样示意图。当无采样偏差时，τ(n)＝0；当采样提前时，τ(n)<0；当采样滞后时，τ(n)>0。由于定时误差提取对每个符号只计算一次，因此是在符号使能下工作。2)环路滤波器图2中只以单个符号进行示意定时误差提取原理，而实际存在多个符号时，由于符号间波形相互叠加，每个符号定时误差提取计算结果并不能都保证正确。通过添加环路滤波器，可以对定时误差及时响应的同时也能平滑掉因定时误差提取不准确导致的瞬时误差。常见的环路滤波器如图3所示，其实质为PI控制滤波器，包含对输入误差较敏感的P支路以及对输入误差不敏感的I支路。其中，P支路为比例环节，及时成比例地反映控制系统的误差信号，一旦误差信号产生，在输出信号中立即得到响应。比例参数kp越大，环路对定时误差的响应速度越快，但当增加到一定程度时，环路就会变得不稳定。I支路为积分环节，主要用于消除瞬时误差，积分作用的强弱取决于积分常数ki，其值越大，积分作用越强，通常而言，ki＜＜kp。图3的I支路中，Ts代表系统时钟周期，所在的模块为延时一个系统时钟下的采样点。与定时误差提取相似，环路滤波也是在符号使能下工作。这样，延时模块即等效于延时一个符号时钟周期。3)NCONCO用于计算插值点的有效位置。一方面，NCO需为每个符号提供使能信号；另一方面，计算插值相位。如果第n-1个符号主采样点在系统时钟下的累积相位为mn-1+μn-1，其中mn-1为整数部分，μn-1为分数部分，即有(n-1)Ti＝(mn-1+μn-1)Ts，其中Ti为符与周期，则第n个符号主采样点的累积相位为其中η(n)为环路滤波器的输出。根据整数部分mn，可知第n个符号使能位置；根据分数部分μn，可以得到相应的插值相位。注：本专利技术中的累积相位即指在时间上对应的系统时钟下采样点周期数，不特别说明情况下，相位指时间采样周期数的分数部分。4)插值滤波器插值滤波器即根据输入信号x(nTs)插值得到符号级的主采样点数据y(n)及次采样点数据y(n+1/2)，具体为插值滤波的实质是对信号在给定时刻下进行重采样的过程。其中I1、I2决定插值滤波的抽头数，理想情况下I1＝+∞，I2＝+∞，且h(i,μn)为Sinc函数在相位为i+μn时的取值点，这在实际情况下无法达成。实际实现时，通常采用拉格朗日多项式插值，只利用x(mnTs)附近少数几个样值点即可实现所需时刻的重采样。为了简化实时计算插值滤波系数h(i,μn)的复杂度，一般将插值滤波系数存成查找表，根据μn直接从查找表中读取插值滤波系数。每个符号的插值需同时得到主采样点和次采样点，次采样点的实现过程为其中mn+1/2为mn+μn+Ti/2Ts的整数部分，μm+1/2为mn+μn+Ti/2Ts的分数部分。如果mn+1/2＝mn，则次采样点采样的输入样值点与主采样点相同，否则输入样值点需要进行相应调整。这里，主采样点和次采样点可以共用一个插值滤波器系数查找表。5)匹配滤波匹配滤波对两倍过采样级的数据执行，以实现最大化SNR，能起到抑制带外噪声的作用。具体过程为其中，hMF(i/2)为匹配滤波器在两倍过采样的抽头系数。图1中，匹配滤波可以置于插值滤波之前，不过，由于ADC采样率不一定为两倍符号速率，通常还需在匹配滤波之前额外添加一个环路之外的插值滤波器，将采样率转为两倍符号速率。然而，随着对通信速率需求的不断提高，4096QAM及以上等具有高频谱效率的高阶调制模式逐步被采用，而采用这类高阶调制时，定时同步之后的定时误差残余，即稳态误差，会对系统产生较大影响，需将其控制在较低水平。这就需要图3所示的环路滤波器具备更好的平滑效果，参数kp和ki需设置得更小，如此，会导致定时同步环路对定时误差响应不够及时，系统收敛变慢。总之，现有技术方案在降低稳态误差及加速收敛两方面存在矛盾，特别对高频谱效率调制的应用形成较大挑战。
技术实现思路
本专利技术针对现有技术方案的不足，在原有训练环路的基础上，添加输出支路。由于原来训练环路部分全部得以保留，原来的定时同步环路基本特性不会改变，不过训练环路中匹配滤波器的输出仅用于定时误差提取，不输出至后续的均衡及解调部分。本专利技术本文档来自技高网...

【技术保护点】
1.一种降低稳态误差的定时同步方法，其特征在于包括训练环节和输出环节；/n训练环节中，匹配滤波器的输出仅用于定时误差提取，不作为输出；/n输出环节采用输出支路实现，所述输出支路包括顺次相连的输出支路NCO、输出支路插值滤波器、输出支路匹配滤波器；输出支路NCO的输入信号为训练环路中环路滤波器的积分环节，即I支路；/n输出支路匹配滤波器的输出信号作为输出，用于作为接收机后续模块的输入。/n

【技术特征摘要】
1.一种降低稳态误差的定时同步方法，其特征在于包括训练环节和输出环节；
训练环节中，匹配滤波器的输出仅用于定时误差提取，不作为输出；
输出环节采用输出支路实现，所述输出支路包括顺次相连的输出支路NCO、输出支路插值滤波器、输出支路匹配滤波器；输出支路NCO的输入信号为训练环路中环路滤波器的积分环节，即I支路；
输出支路匹配滤波器的输出信号作为输出，用于作为接收机后续模块的输入。


2.根据权利要求1所述的降低稳态误差的定时同步方法，其特征在于所述的训练环节基于Gardner定时同步算法实现，训练环节通过改变重采样输入信号的方式，利用插值滤波器实现符号最佳采样点处的采样。


3.根据权利要求1述的降低稳态误差的定时同步方法，其特征在于所述的训练环节采用训练环路实现，所述的训练环路...

【专利技术属性】
技术研发人员：张昌明，罗亨，罗喜伶，郑华荣，
申请(专利权)人：北京航空航天大学杭州创新研究院，
类型：发明
国别省市：浙江;33