时钟同步装置及时钟同步方法制造方法及图纸

一种时钟同步装置，可与装置进行时钟同步流程。装置提供第一及第二时间值。时钟同步装置包含封包处理电路、时间计数电路以及处理器。封包处理电路包含时间戳章计数器，具有N位元值，提供第一、第二及第三时间计数值。处理器依据第一、第二时间值及第一、第二时间计数值以计算第一偏移值；依据第一偏移值及时间计数电路的频率的倒数以计算第一调整值；依据第一调整值及N位元值以计算第二商数值及第二余数值；依据N位元值、第二商数值以及第三时间计数值执行计算第二同步封包的接收时间。透过时钟同步装置，可以在时间戳章计数器的位元数受限的状态下仍能获得传送或接收时的时刻(Time of Day)，并且进一步的进行更准确的时间同步，缩小时钟同步误差。

Clock synchronization device and method

【技术实现步骤摘要】
时钟同步装置及时钟同步方法
本案是有关于一种时钟同步装置及时钟同步方法，且特别是有关于取得当日时刻的时钟同步装置及时钟同步方法。
技术介绍
依据IEEE1588的精确时间协议，透过主装置(Master)的同步封包(SyncMessage)传送时间T1、从装置(Slave)的同步封包接收时间T2、从装置的延迟要求信号封包(DelayrequestMessage)传送时间T3以及主装置的延迟要求信号封包接收时间T4的4个时间信息中计算取得时间偏移值，从装置再据以同步时间。一般负责封包转传的芯片可透过时间戳章计数器(Timestampcounter)提供封包接收或传送时的时间。不过有些芯片仅提供有限位元数的时间戳章计数器，提供接收封包当时的计数值，受限于位元数，时间戳章计数器仅能提供一段时间区间的时间计数值，而非提供当时的时刻(TimeofDay,TOD)。例如，芯片中是搭载32位元的时间戳章计数器，在计数单位为纳秒(nanosecond,ns)时，代表该时间戳章计数器是在约0～4.29秒之间循环计数，因此芯片仅能在接收/传送封包时以时间戳章本文档来自技高网...

【技术保护点】
1.一种时钟同步装置，能与一装置进行时钟同步流程，该装置能发出一第一同步封包及对应一第一延迟要求信号封包发出一第一延迟回应信号封包，并透过该第一同步封包或一第一追踪封包提供一第一时间值以及透过该第一延迟回应信号封包提供一第二时间值，其特征在于，该时钟同步装置包含：/n一封包处理电路，包含一时间戳章计数器，具有一N位元值，用以接收该第一同步封包及该第一延迟回应信号封包，以及依据接收该第一同步封包及传送该第一延迟要求信号封包时，由该时间戳章计数器提供一第一时间计数值及一第二时间计数值，并且于再次接收该第一同步封包时由该时间戳章计数器提供一第三时间计数值；/n一时间计数电路，耦接于该封包处理电路，并...

【技术特征摘要】
1.一种时钟同步装置，能与一装置进行时钟同步流程，该装置能发出一第一同步封包及对应一第一延迟要求信号封包发出一第一延迟回应信号封包，并透过该第一同步封包或一第一追踪封包提供一第一时间值以及透过该第一延迟回应信号封包提供一第二时间值，其特征在于，该时钟同步装置包含：
一封包处理电路，包含一时间戳章计数器，具有一N位元值，用以接收该第一同步封包及该第一延迟回应信号封包，以及依据接收该第一同步封包及传送该第一延迟要求信号封包时，由该时间戳章计数器提供一第一时间计数值及一第二时间计数值，并且于再次接收该第一同步封包时由该时间戳章计数器提供一第三时间计数值；
一时间计数电路，耦接于该封包处理电路，并依据一频率进行时间计数；以及
一处理器，用以依据该第一时间值、该第二时间值、该第一时间计数值及该第二时间计数值以计算一第一偏移值；依据该第一偏移值及该频率的倒数以计算一第一调整值；依据该第一调整值及该N位元值以计算一第二商数值及一第二余数值；以及依据该N位元值、该第二商数值以及该第三时间计数值执行计算该第二同步封包的一接收时间。


2.根据权利要求1所述的时钟同步装置，其特征在于，该处理器更用以依据该第一偏移值及该频率倒数以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。


3.根据权利要求2所述的时钟同步装置，其特征在于，该处理器更用以依据该第一调整值设定该时间计数电路的计时起始值或计时累加值。


4.根据权利要求3所述的时钟同步装置，其特征在于，该处理器更用以判定该第三时间计数值小于该第二余数值时，决定调整该第二商数值。


5.根据权利要求1所述的时钟同步装置，其特征在于，该处理器更用以依据该第一时间计数值、该第一偏移值及该频率倒数以计算一第一商数值及一第一余数；以及将该频率倒数与该第一商数值相乘后取得该第一调整值。


6.根据权利要求1所述的时钟同步装置，其特征在于，该封包处理电路更用以传送一第二延迟要求信号封包，并由该时间戳章计数器提供一第四时间计数值以及该处理器依据该N位元值、该第二商数值以及该第四时间计数值以执行计算该第二延迟要求信号封包的一传送时间。


7.根据权利要求6所述的时钟同步装置，其特征在于，该封包处理电路更用于接收一第二同步封包及一第二延迟回应信号封包，该处理器依据一第三时间值、一第四时间值、该第三时间计数值及该第四时间计数值以计算一第二偏移值、依据该第二偏移值及该频率倒数以计算一第三商数值及一第三余数值、依据该第三商数值及该频率倒数以计算一第二调整值、以及对应该第二调整值设为时间计数电路的计时起始值。


8.根据权利要求7所述的时钟同步装置，其特征在于，该处理器更将该频率倒数以及该第三商数值相乘，以取得该第二调整值。


9.根据权利要求7所述的时钟同步装置，其特征在于，还包含：
一锁相回路电路，对应该频率输出信号；
该处理器更依据该第三余数值调整该输出信号的相位。


10.根据权利要求7所述的时钟同步装置，其...

【专利技术属性】
技术研发人员：戴邦钧，李豫勇，
申请(专利权)人：智邦科技股份有限公司，
类型：发明
国别省市：中国台湾;71