半导体装置及半导体装置的制造方法制造方法及图纸

防止Ic(break)的降低，并且维持静态耐压的稳定性。半导体装置具备阱区域(5)、缓冲区域(7)、绝缘膜(108B、9B)、电极(8B)、电场缓和构造(10)。缓冲区域的杂质浓度随着从有源区远离而变小。电极的端部与缓冲区域的端部相比，位于接近有源区的位置。电场缓和构造具备多个RESURF层(6

Semiconductor device and manufacturing method of semiconductor device

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
本申请说明书所公开的技术涉及半导体装置及半导体装置的制造方法。
技术介绍
以往，提出了如下半导体装置的结构，即，通过将多个RESURF层设置于在俯视观察中包围与形成元件构造的有源区对应的单元部的终端部，从而对静态耐压施加期间的电场集中进行抑制(例如，参照专利文献1及专利文献2)。但是，在这样的结构中，为了防止产生元件破坏的电流值(下面，称为Ic(break))的降低，需要将用于形成RESURF层的杂质注入量(下面，称为RESURF注入量)提高至接近允许范围的上限。于是，终端部的外缘部附近的电场会变高。即，通过提高RESURF注入量，有时半导体装置的静态耐压变得不稳定。专利文献1：日本专利第5784242号公报专利文献2：日本专利第5640969号公报如上所述，例如在专利文献1或专利文献2所公开的技术中，存在不能够防止Ic(break)的降低，并且维持半导体装置的静态耐压的稳定性这样的问题。
技术实现思路
本申请说明书所公开的技术就是为了解决以上所记载那样的问题本文档来自技高网...

【技术保护点】
1.一种半导体装置，其具备：/n第1导电型半导体衬底；/n第2导电型阱区域，其在俯视观察中包围在所述半导体衬底的表层形成元件构造的区域即有源区，并且形成于所述半导体衬底的表层；/n第2导电型缓冲区域，其在俯视观察中包围所述阱区域，并且形成于所述半导体衬底的表层；/n绝缘膜，其形成于所述阱区域的上表面及所述缓冲区域的上表面；/n电极，其形成于所述绝缘膜的上表面；以及/n第2导电型电场缓和构造，其在俯视观察中包围所述缓冲区域，并且形成于所述半导体衬底的表层，/n所述缓冲区域形成为与所述阱区域接触，/n所述缓冲区域的杂质浓度随着从所述有源区远离而变小，/n所述电极的距离所述有源区远的一侧的端部与所述...

【技术特征摘要】
20181023 JP 2018-1988251.一种半导体装置，其具备：
第1导电型半导体衬底；
第2导电型阱区域，其在俯视观察中包围在所述半导体衬底的表层形成元件构造的区域即有源区，并且形成于所述半导体衬底的表层；
第2导电型缓冲区域，其在俯视观察中包围所述阱区域，并且形成于所述半导体衬底的表层；
绝缘膜，其形成于所述阱区域的上表面及所述缓冲区域的上表面；
电极，其形成于所述绝缘膜的上表面；以及
第2导电型电场缓和构造，其在俯视观察中包围所述缓冲区域，并且形成于所述半导体衬底的表层，
所述缓冲区域形成为与所述阱区域接触，
所述缓冲区域的杂质浓度随着从所述有源区远离而变小，
所述电极的距离所述有源区远的一侧的端部与所述缓冲区域的距离所述有源区远的一侧的端部相比，位于接近所述有源区的位置，
所述电场缓和构造具备第2导电型的多个RESURF层，该第2导电型的多个RESURF层在俯视观察中各自包围所述缓冲区域，并且形成于所述半导体衬底的表层，
最接近所述有源区的所述RESURF层与所述缓冲区域接触，
从接近所述有源区侧起至少2个所述RESURF层彼此相互接触。


2.根据权利要求1所述的半导体装置，其中，
各个所述RESURF层具备：
第2导电型扩散层，其在俯视观察中包围所述缓冲区域，并且形成于所述半导体衬底的表层；以及
第2导电型注入层，其形成于所述扩散层的表层，并且与所述扩散层相比杂质浓度高，
最接近所述有源区的所述RESURF层的所述扩散层与所述缓冲区域接触，
从接近所述有源区侧起至少2个所述RESURF层的所述扩散层彼此相互接触，
所述注入层彼此之间的区域即层间区域的宽度随着所述层间区域的位置从所述有源区远离而变大，
除去最接近所述有源区的所述RESURF层之外的多个所述RESURF层的所述注入层的宽度随着所述注入层的位置从所述有源区远离而变小，
组合各个所述层间区域的宽度以及与所述层间区域的距离所述有源区远的一侧的端部接触的所对应的所述注入层的宽度得到的集合的长度，在全部所述集合中相等。


3.根据权利要求1或2所述的半导体装置，其中，
所述绝缘膜局部地形成于所述缓冲区域的上表面，
...

【专利技术属性】
技术研发人员：陈则，清水和宏，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP