MOS场效应晶体管及其制造方法技术

本发明专利技术提供了一种MOS场效应晶体管及其制造方法，所述制造方法先沉积形成不掺杂或轻掺杂的多晶硅层，在刻蚀所述多晶硅层形成栅极之后，将沟道区和隔离区的交界区域上的不掺杂或轻掺杂的栅极多晶硅保护起来，以在源漏离子注入时对其他区域的栅极多晶硅进行离子掺杂，由此使得最终形成的栅极在沟道区边缘上具有不掺杂的第一多晶硅层(为不掺杂或轻掺杂的多晶硅)和掺杂的第二多晶硅层的层叠结构，而在沟道区其他位置上均为掺杂的第二多晶硅层，可以提高MOS场效应晶体管的沟道边缘处的阈值电压。可选地,在刻蚀所述多晶硅以形成栅极之前，先将交界区域上的多晶硅保护起来，而对其他区域的多晶硅进行离子掺杂。

MOS FET and its manufacturing method

【技术实现步骤摘要】
MOS场效应晶体管及其制造方法
本专利技术涉及集成电路制造
，特别涉及一种MOS场效应晶体管及其制造方法。
技术介绍
金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)是组成集成电路的基本电子元件之一，一般由源区(source)、漏区(drain)、栅极(gate)和衬底(substrate)组成，且源区、漏区及两者之间的沟道区(channel)组成MOSFET的有效工作区，通常被称为有源区(activearea)，且所述有源区(activearea)一般通过隔离区(STI)与相邻的元件区域隔开，栅极(gate)设置在所述沟道区(channel)上方，源区(source)、漏区(drain)分居所述栅极(gate)的两侧。随着集成电路中元件特征尺寸的逐渐减小，栅极(gate)覆盖的沟道区边界(activecorner，即沟道区与隔离区交界的区域)的电学性能参数变得更加重要，对器件性能的影响越来越大。已经发现，随着集成电路中元件特征尺寸的逐渐减小，由于尖角效应,栅极(gate)覆盖的沟道区边界附近的栅介质层变薄,并且沟道和栅极之间的电场增强，这导致沟道区边界的阈值电压相对沟道区中央的阈值电压较低，该较低的阈值电压提供了用于电流传导的并联路径，导致栅极覆盖沟道区边界处的泄露电流增大，并影响器件的性能和可靠性。美国专利申请US005998848A公开了一种场效应晶体管及其制造方法，请参考图1a至1c，先在沟道区上形成掺有P型或N型掺杂剂的栅极(即多晶硅栅极层)30，然后采用反型掺杂剂对沟道区边界上的栅极30进行反向掺杂，以耗尽该区域的所述栅极30中原来的掺杂剂，形成栅极掺杂剂耗尽区(depletedregion)34，由此可以减少栅极掺杂剂耗尽区(depletedregion)34的掺杂，继而增大沟道区边界上的有效栅氧厚度，提高沟道区边界阈值电压。但是这种方案存在以下缺陷：1、由于该方案需要对沟道区边界的多晶硅栅极层进行反向掺杂，才能形成栅极掺杂剂耗尽区(depletedregion)34，因此需要额外的掩蔽步骤，来遮挡和保护其他部分的多晶硅栅极层，并暴露出沟道区边界的多晶硅栅极层，增加了工艺复杂性。2、常见的IC制造工艺通常会使多晶硅栅极(polygate)30的厚度大于或等于源/漏结深度，该方案中，为了形成有效的栅极掺杂剂耗尽区(depletedregion)34，需要所述反向掺杂的深度大于多晶硅栅极30的厚度，以便可以在栅极30和栅介质层32的界面附近也形成耗尽区(depletedregion)，也就是说，所述反向掺杂的深度通常会深于源/漏结的深度，因此，当所述反向掺杂的离子类型与源区(source)、漏区(drain)中的掺杂剂相反时，一旦用于实现所述反向掺杂的掩膜板(mask)发生错位，就会在源区(source)或漏区(drain)附近形成反型掺杂区36，进而可能导致短路或漏电，例如所述反向掺杂的离子剂量为5×1014/cm2，源区(source)、漏区(drain)的离子掺杂剂量为1015/cm2时，反型掺杂区36与相应的源区(source)或漏区(drain)形成高浓度PN结，而该PN结通常是泄漏的。可见，该方案的反向掺杂工艺没有错位(nomisalignment)和尺寸变化容差，很难生产。因此，需要一种MOS场效应晶体管及其制造方法，能够增加栅极覆盖的沟道区边界的阈值电压，改进器件的可靠性，降低工艺复杂程度，利于生产。
技术实现思路
本专利技术的目的在于提供一种MOS场效应晶体管及其制造方法，以增加栅极覆盖的沟道边界处的阈值电压，并降低工艺复杂程度，利于生产。为解决上述技术问题，本专利技术提供一种MOS场效应晶体管，包括：衬底；隔离区，形成在所述衬底中；有源区，形成在所述衬底中并被所述隔离区限定出来，所述有源区包括源区、漏区以及位于所述源区和漏区之间的沟道区；以及，栅极，形成在所述沟道区上方，所述栅极包括第一多晶硅层和第二多晶硅，所述第一多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或者两者组合，所述第一多晶硅层覆盖在所述沟道区和所述隔离区的交界区域上并与所述沟道区和所述隔离区均有部分重叠，所述第二多晶硅层为掺杂的多晶硅，覆盖在所述第一多晶硅层以及所述第一多晶硅层暴露出的沟道区上，且所述轻掺杂的多晶硅和所述第二多晶硅层的掺杂离子导电类型与所述源区和漏区的掺杂离子导电类型相同。可选地，所述交界区域的宽度介于0.8T～1.6T，其中T为所述栅极的所有多晶硅层的沉积厚度。可选地，所述栅极通过栅介质层与所述沟道区隔离。可选地，所述衬底中还具有位于所述源区和漏区靠近所述沟道区一侧的轻掺杂区。可选地，所述栅极、所述源区和所述漏区的表面上还形成有金属硅化物。本专利技术还提供一种MOS场效应晶体管的制造方法，包括：提供一衬底，在衬底中形成隔离区以限定出具有沟道区的有源区；形成栅介质层和多晶硅层于所述隔离区和有源区上，所述多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或两者组合；将位于所述沟道区和所述隔离区的交界区域上的所述多晶硅层定义为第一多晶硅层，将其他部分的所述多晶硅层定义为第二多晶硅层，掩蔽至少位于所述沟道区上的所述第一多晶硅层和所述第二多晶硅层，并刻蚀所述第二多晶硅层以及所述第一多晶硅层，以形成栅极；以及，掩蔽位于所述交界区域上的所述栅极，并对暴露出的所述栅极和所述栅极两侧的有源区进行源漏离子注入，以形成源区和漏区，所述源区和所述漏区的掺杂离子导电类型与所述轻掺杂的多晶硅的掺杂离子导电类型相同，且所述栅极中保留有部分未受所述源漏离子注入影响的所述第一多晶硅层，所述第二多晶硅层均转化为掺杂有注入的源漏离子的多晶硅层。可选地，在刻蚀所述多晶硅层以形成栅极之前，掩蔽位于所述沟道区和所述隔离区的交界区域上的所述第一多晶硅层，对所述第二多晶硅层进行掺杂离子注入，以使所述第二多晶硅层转化为掺杂的多晶硅层，其中在所述交界区域上保留部分厚度的未受所述掺杂离子注入影响的所述第一多晶硅层。可选地，所述交界区域的宽度介于0.8T～1.6T，其中T为所述多晶硅层的沉积厚度。可选地，所述掩蔽位于所述交界区域上的所述栅极的步骤包括采用图形化掩膜层掩蔽所述栅极位于所述交界区域的部分，且所述图形化掩膜层与所述交界区域完全对准，或者，所述图形化掩膜层掩蔽所述交界区域并延伸至所述交界区域两侧的部分所述有源区上，或者，所述图形化掩膜层掩蔽部分所述交界区域以及所述交界区域一侧的部分所述有源区，其中，完成所述源漏离子注入步骤后，移除所述图形化掩膜层。可选地，在所述交界区域两侧的所述多晶硅层中注入的掺杂离子向所述交界区域上的所述多晶硅层中横向扩散的宽度为0.8T，其中T为所述多晶硅层的沉积厚度。可选地，在刻蚀所述多晶硅层以形成栅极之前，所述掩蔽所述第一多晶硅层的步骤包括采用图形化掩膜层掩蔽位于所述交界区域上的所述第一多晶硅本文档来自技高网...

【技术保护点】
1.一种MOS场效应晶体管，其特征在于，包括：/n衬底；/n隔离区，形成在所述衬底中；/n有源区，形成在所述衬底中并被所述隔离区限定出来，所述有源区包括源区、漏区以及位于所述源区和漏区之间的沟道区；以及，/n栅极，形成在所述沟道区上方，所述栅极包括第一多晶硅层和第二多晶硅，所述第一多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或者两者组合，所述第一多晶硅层覆盖在所述沟道区和所述隔离区的交界区域上并与所述沟道区和所述隔离区均有部分重叠，所述第二多晶硅层为掺杂的多晶硅，覆盖在所述第一多晶硅层以及所述第一多晶硅层暴露出的沟道区上，且所述轻掺杂的多晶硅和所述第二多晶硅层的掺杂离子导电类型与所述源区和漏区的掺杂离子导电类型相同。/n

【技术特征摘要】
1.一种MOS场效应晶体管，其特征在于，包括：
衬底；
隔离区，形成在所述衬底中；
有源区，形成在所述衬底中并被所述隔离区限定出来，所述有源区包括源区、漏区以及位于所述源区和漏区之间的沟道区；以及，
栅极，形成在所述沟道区上方，所述栅极包括第一多晶硅层和第二多晶硅，所述第一多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或者两者组合，所述第一多晶硅层覆盖在所述沟道区和所述隔离区的交界区域上并与所述沟道区和所述隔离区均有部分重叠，所述第二多晶硅层为掺杂的多晶硅，覆盖在所述第一多晶硅层以及所述第一多晶硅层暴露出的沟道区上，且所述轻掺杂的多晶硅和所述第二多晶硅层的掺杂离子导电类型与所述源区和漏区的掺杂离子导电类型相同。


2.如权利要求1所述的MOS场效应晶体管，其特征在于，所述交界区域的宽度介于0.8T～1.6T，其中T为所述栅极中所有的多晶硅层的沉积厚度。


3.如权利要求1所述的MOS场效应晶体管，其特征在于，所述栅极通过栅介质层与所述沟道区隔离。


4.如权利要求1所述的MOS场效应晶体管，其特征在于，所述衬底中还具有位于所述源区和漏区靠近所述沟道区一侧的轻掺杂区。


5.如权利要求1所述的MOS场效应晶体管，其特征在于，所述栅极、所述源区和所述漏区的表面上还形成有金属硅化物。


6.一种MOS场效应晶体管的制造方法，其特征在于，包括：
提供一衬底，在衬底中形成隔离区以限定出具有沟道区的有源区；
形成栅介质层和多晶硅层于所述隔离区和有源区上，所述多晶硅层为不掺杂的多晶硅或轻掺杂的多晶硅或两者组合；
将位于所述沟道区和所述隔离区的交界区域上的所述多晶硅层定义为第一多晶硅层，将其他部分的所述多晶硅层定义为第二多晶硅层，掩蔽至少位于所述沟道区上的所述第一多晶硅层和所述第二多晶硅层，并刻蚀暴露出的所述第二多晶硅层以及所述第一多晶硅层，以形成栅极；以及，
掩蔽位于所述交界区域上的所述栅极，并对暴露出的所述栅极和所述栅极两侧的有源区进行源漏离子注入，以形成源区和漏区，所述源区和所述漏区的掺杂离子导电类型与所述轻掺杂的多晶硅的掺杂离子导电类型相同，且所述栅极中保留有部分未受所述源漏离子注入影响的所述第一多晶硅层，所述第二多晶硅层均转化为掺杂有注入的源漏离子的多晶硅层。


7.如权利要求6所述的MOS场效应晶体管的制造方法，其特征在于，...

【专利技术属性】
技术研发人员：陈耿川，
申请(专利权)人：合肥晶合集成电路有限公司，
类型：发明
国别省市：安徽;34