一种功率半导体集成器件制造技术

本发明专利技术公开了一种包括屏蔽栅沟槽式金属氧化物半导体场效应管单元(SGT MOSFET)和超级势垒整流器(SBR)单元的集成电路，其中，SBR与SGT MOSFET位于同一芯片的不同位置。SBR单元为MOS沟道中的多数载流子提供了一个低势垒的环境，因此相比与传统的肖特基整流器来说，具有更低的反向电压和更低的反向漏电流。同时，在一些优选的实施例中，屏蔽栅结构采用了多阶梯状氧化物(MSO)结构，以进一步降低导通电阻。

A power semiconductor integrated device

【技术实现步骤摘要】
一种功率半导体集成器件
本专利技术主要涉及一种功率半导体集成器件的单元结构，特别涉及一种新型的包括屏蔽栅沟槽式金属氧化物半导体场效应管(ShieldedGateTrenchMetal-oxide-SemiconductorFieldEffectTransistor,SGTMOSFET)单元和超级势垒整流器(SuperBarrierRectifier,SBR)单元的功率半导体集成器件的单元结构。
技术介绍
图1A和图1B分别示出了现有技术中两种典型的SGTMOSFET结构，与传统的具有单栅结构的沟槽式MOSFET相比，图1A和图1B中所示的两种结构由于具有位于漂移区的电荷耦合区和位于栅氧下方的厚氧化层，从而具有更低的栅电荷和导通电阻。为了更进一步降低导通电阻，美国专利号9，716，009公开了一种具有多阶梯氧化层(MultipleSteppedOxide,MSO)结构的SGTMOSFET，如图1C所示。与图1A和图1B相比，图1C所示的结构可以降低约25％的导通电阻。根据该现有技术，在一个沟槽中，该MSO结构具有多个小的阶梯状氧化层和阶梯本文档来自技高网...

【技术保护点】
1.一种功率半导体集成器件，其特征在于，包括水平地位于同一芯片上不同位置的SGTMOSFET和SBR，还包括：/n第一导电类型的外延层，覆盖所述第一导电类型的衬底上方，所述衬底的多数载流子掺杂浓度高于所述外延层；/n所述SGT MOSFET进一步包括：/n多个第一类沟槽，位于所述外延层中，每个所述第一类沟槽中填充以屏蔽电极和第一栅电极，所述屏蔽电极与所述外延层之间由第一绝缘层绝缘，所述第一栅电极与所述外延层之间由第一栅极氧化层绝缘，所述屏蔽电极和所述第一栅电极之间相互绝缘；/n第二导电类型的第一体区，其上方包括所述第一导电类型的源区，并且所述第一体区围绕衬有所述第一栅极氧化层的所述第一栅电极；...

【技术特征摘要】
20191018 US 16/656,6711.一种功率半导体集成器件，其特征在于，包括水平地位于同一芯片上不同位置的SGTMOSFET和SBR，还包括：
第一导电类型的外延层，覆盖所述第一导电类型的衬底上方，所述衬底的多数载流子掺杂浓度高于所述外延层；
所述SGTMOSFET进一步包括：
多个第一类沟槽，位于所述外延层中，每个所述第一类沟槽中填充以屏蔽电极和第一栅电极，所述屏蔽电极与所述外延层之间由第一绝缘层绝缘，所述第一栅电极与所述外延层之间由第一栅极氧化层绝缘，所述屏蔽电极和所述第一栅电极之间相互绝缘；
第二导电类型的第一体区，其上方包括所述第一导电类型的源区，并且所述第一体区围绕衬有所述第一栅极氧化层的所述第一栅电极；
所述SBR进一步包括：
至少一个第二类沟槽，位于所述外延层中，且填充以屏蔽电极和第二栅电极，所述屏蔽电极与所述外延层之间由所述第一绝缘层绝缘，所述第二栅电极与所述外延层之间由第二栅极氧化层绝缘，所述屏蔽电极和所述第二栅电极之间相互绝缘；
所述第二栅极氧化层的厚度小于所述第一栅极氧化层的厚度；
第二导电类型的第二体区，其上方包括所述源区，并且所述第二体区围绕衬有所述第二栅极氧化层的所述第二栅电极；并且
所述第一体区、所述第二体区、所述源区和所述第二栅电极通过多个沟槽式接触区连接至源极金属。


2.根据权利要求1所述的功率半导体集成器件，其特征在于，所述第二体区的多数载流子掺杂浓度和结深都小于所述第一体区。


3.根据权利要求1所述的功率半导体集成器件，其特征在于，所述第二体区的多数载流子掺杂浓度和结深都等于所述第一体区。


4.根据权利要求1所述的功率半导体集成器件，其特征在于，所述外延层为单一外延层且具有均匀的掺杂浓度。


5.根据权利要求1所述...

【专利技术属性】
技术研发人员：谢福渊，
申请(专利权)人：南京江智科技有限公司，
类型：发明
国别省市：江苏;32