一种基于单片DDR3芯片的图像时域滤波与显示的方法技术

本发明专利技术涉及一种基于单片DDR3芯片的图像时域滤波与显示的方法，在FPGA内设有时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块；单片DDR3芯片与存取接口IP核模块连接，DVI接口芯片与第二图像直接内存存取IP核模块连接；本发明专利技术使用单片DDR3芯片进行两路图像数据的同时缓存读写，实现图像时域滤波与显示功能。该方法占用FPGA资源少，功耗低，适合高帧频高分辨率图像处理，运算速度快，实时性高，易于FPGA实现。

A time domain filtering and display method of image based on single chip DDR3

【技术实现步骤摘要】
一种基于单片DDR3芯片的图像时域滤波与显示的方法
本专利技术属于图像处理领域，涉及一种基于单片DDR3芯片的图像时域滤波与显示的方法。
技术介绍
目前常用的图像时域滤波与显示方法是使用两片双口RAM芯片，分别用于两路图像的缓存读写。但随着图像帧频与分辨率的不断提高，双口RAM芯片的读写速度与存储数据量已不能满足要求。DDR3芯片是第三代双倍速率同步动态随机存储器，与双口RAM芯片相比，具有更高的工作频率、更快的存取速度、更低的功耗和更大的存储容量。为了解决高帧频高分辨率图像时域滤波与显示问题，特提出一种基于单片DDR3芯片的图像时域滤波与显示方法，使用单片DDR3芯片用于两路图像数据的同时缓存读写，该方法占用FPGA资源少，运算速度快，实时性好，易于FPGA实现，降低了电路板功耗、提高了电路板的集成度。
技术实现思路
要解决的技术问题为了避免现有技术的不足之处，本专利技术提出一种基于单片DDR3芯片的图像时域滤波与显示的方法，能够满足高帧频高分辨率图像时域滤波与显示要求。技术方案一种基于单片DDR3芯片的图像时域滤波与显示的方法，其特征在于：采用FPGA内的时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块；单片DDR3芯片与存取接口IP核模块连接，DVI接口芯片与第二图像直接内存存取IP核模块连接；时域滤波与显示步骤如下：步骤1：前端图像传感器输出的高帧频高分辨率图像发送给FPGA芯片，在FPGA芯片内部将当前帧图像数据分为2路，其中1路送给时域滤波模块1，另外1路送给图像直接内存存取IP核2并通过存取接口IP核4写入DDR3芯片5进行缓存；步骤2：第一图像直接内存存取IP核2通过存取接口IP核4从DDR3芯片5中读取缓存的前一帧图像数据，送入时域滤波模块1；当前帧图像数据与前一帧图像数据在时域滤波模块1中进行图像滤波，滤除当前帧图像的时域噪声；步骤3：时域滤波模块1将滤波后图像输出至第二图像直接内存存取IP核3，再通过存取接口IP核4写入DDR3芯片5进行缓存；步骤4：第二图像直接内存存取IP核3通过存取接口IP核4从DDR3芯片5中读取缓存的滤波后图像数据，生成DVI标准时序图像送入DVI接口芯片6用于DVI图像显示。有益效果本专利技术提出的一种基于单片DDR3芯片的图像时域滤波与显示的方法，在FPGA内设有时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块；单片DDR3芯片与存取接口IP核模块连接，DVI接口芯片与第二图像直接内存存取IP核模块连接；本专利技术使用单片DDR3芯片进行两路图像数据的同时缓存读写，实现图像时域滤波与显示功能。该方法占用FPGA资源少，功耗低，适合高帧频高分辨率图像处理，运算速度快，实时性高，易于FPGA实现。附图说明图1是本专利技术的原理图图2是实施例原理图具体实施方式现结合实施例、附图对本专利技术作进一步描述：实施例中图像传感器选用长春长光辰芯光电公司的GSENSE2011BSC彩色感光芯片，图像分辨率为1920×1080的24位彩色图像，FPGA芯片选用Xilinx公司的XC7A200T-2SBG484I，DDR3芯片选用美光公司的MT41J128M8，DVI接口芯片选用TI公司的TFP410芯片。连接关系为：FPGA内的时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块分别与单片DDR3芯片和DVI接口芯片连接；FPGA内的两路图像直接内存存取IP核模块与存取接口IP核模块连接，前端图像传感器芯片输出与FPGA内的时域滤波模块和第一图像直接内存存取IP核模块连接；第一图像直接内存存取IP核模块的输出与时域滤波模块连接；时域滤波模块输出与第二图像直接内存存取IP核模块连接，第二图像直接内存存取IP核模块输出与DVI接口芯片连接。所述图像直接内存存取IP核模块采用FPGA芯片的两个VDMAIP核。所述存取接口IP核模块采用FPGA芯片的MIGIP核。方法实施流程如下：步骤1：前端图像传感器芯片输出的原始高帧频高分辨率图像传输给FPGA芯片，在FPGA芯片内分为2路，其中1路送给时域滤波模块1，另外1路送给第一VDMAIP核，并通过MIGIP核写入DDR3芯片进行缓存；步骤2：通过FPGA芯片的第一VDMAIP核和MIGIP核从DDR3芯片中读取缓存的前一帧图像数据，将当前帧图像数据与前一帧图像数据在时域滤波模块中进行图像滤波运算，滤除当前帧图像的时域噪声；步骤3：时域滤波模块输出的滤波后图像通过第二VDMAIP核和MIGIP核写入DDR3芯片进行缓存；步骤4：通过FPGA芯片的第二VDMAIP核和MIGIP核从DDR3芯片(5)中读取缓存的滤波后图像数据，生成DVI标准时序图像送入DVI接口芯片用于DVI图像显示。本文档来自技高网...

【技术保护点】
1.一种基于单片DDR3芯片的图像时域滤波与显示的方法，其特征在于：采用FPGA内的时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块；单片DDR3芯片与存取接口IP核模块连接，DVI接口芯片与第二图像直接内存存取IP核模块连接；时域滤波与显示步骤如下：/n步骤1：前端图像传感器输出的高帧频高分辨率图像发送给FPGA芯片，在FPGA芯片内部将当前帧图像数据分为2路，其中1路送给时域滤波模块(1)，另外1路送给图像直接内存存取IP核(2)并通过存取接口IP核(4)写入DDR3芯片(5)进行缓存；/n步骤2：第一图像直接内存存取IP核(2)通过存取接口IP核(4)从DDR3芯片(5)中读取缓存的前一帧图像数据，送入时域滤波模块(1)；当前帧图像数据与前一帧图像数据在时域滤波模块(1)中进行图像滤波，滤除当前帧图像的时域噪声；/n步骤3：时域滤波模块(1)将滤波后图像输出至第二图像直接内存存取IP核(3)，再通过存取接口IP核(4)写入DDR3芯片(5)进行缓存；/n步骤4：第二图像直接内存存取IP核(3)通过存取接口IP核(4)从DDR3芯片(5)中读取缓存的滤波后图像数据，生成DVI标准时序图像送入DVI接口芯片(6)用于DVI图像显示。/n...

【技术特征摘要】
1.一种基于单片DDR3芯片的图像时域滤波与显示的方法，其特征在于：采用FPGA内的时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块；单片DDR3芯片与存取接口IP核模块连接，DVI接口芯片与第二图像直接内存存取IP核模块连接；时域滤波与显示步骤如下：
步骤1：前端图像传感器输出的高帧频高分辨率图像发送给FPGA芯片，在FPGA芯片内部将当前帧图像数据分为2路，其中1路送给时域滤波模块(1)，另外1路送给图像直接内存存取IP核(2)并通过存取接口IP核(4)写入DDR3芯片(5)进行缓存；
步骤2：第一图像直接内存存取IP核(2)通过存取接口IP核(4)从DDR3芯片(5)中读取缓存的前一帧图像数据，送入时域滤波模块(1)；当前帧图像数据与前一帧图像数据在时域滤波模块(1)中进行图像滤波，滤除当前帧图像的时域噪声；
步骤3：时域滤波模块(1)...

【专利技术属性】
技术研发人员：孔冬，毛义伟，田立坤，
申请(专利权)人：中国航空工业集团公司洛阳电光设备研究所，
类型：发明
国别省市：河南;41