半导体结构制造技术

本实用新型专利技术涉及半导体制造技术领域，尤其涉及一种半导体结构。所述半导体结构包括：基底；第一导电结构，位于所述基底表面；布线层，沿垂直于所述基底的方向嵌入所述基底与所述第一导电结构之间，且所述布线层沿平行于所述基底的方向延伸出所述第一导电结构；第一插塞，沿垂直于所述基底的方向延伸，所述第一插塞的一端与所述布线层延伸出所述第一导电结构的端部电连接、另一端用于与外部电路连接。本实用新型专利技术解决了切割道尺寸缩小而导致的绕线不易布局的问题，避免了结构布局易违反设计原则的问题，确保了半导体结构后续测试结果的可靠性和稳定性。

Semiconductor structure

【技术实现步骤摘要】
半导体结构
本技术涉及半导体制造
，尤其涉及一种半导体结构。
技术介绍
随着先进制造工艺的推进，以及为了提高晶圆的有效利用率，用于对半导体结构中的芯片进行电性测试的结构在设计上力求切割道的尺寸越来越小。电性测试结构通常包括呈阵列排布的焊盘(Pad)和位于焊盘周围的布线。所述焊盘用于进行探针测试和与外部线路电连接。然而，随着切割道尺寸的缩小，焊盘周围空间可供布线的面积缩小，增加了绕线布局难度。为了解决这一技术问题，现有技术中所采用的方法是缩小焊盘尺寸，来增大可供布线的焊盘周边面积。虽然这种方式可以为布线提供充足的面积，但是，在进行晶圆测试的过程中，探针极易从较小尺寸的焊盘表面滑出，甚至扎到焊盘区域之外，导致WAT(WaferAcceptanceTest，晶圆验收测试)结果不稳定、可靠性低，还极易造成探针的损坏。因此，如何改善半导体结构中的绕线结构，避免因切割道尺寸缩小导致绕线不易布局的问题，提高半导体结构测试结果的可靠性和稳定性。
技术实现思路
本技术提供一种半导体结构，用于解决切割道尺寸缩小导致绕线不易布局的问题。为了解决上述问题，本技术提供了一种半导体结构，包括：基底；第一导电结构，位于所述基底表面；布线层，沿垂直于所述基底的方向嵌入所述基底与所述第一导电结构之间，且所述布线层沿平行于所述基底的方向延伸出所述第一导电结构；第一插塞，沿垂直于所述基底的方向延伸，所述第一插塞的一端与所述布线层延伸出所述第一导电结构的端部电连接、另一端用于与外部电路连接。可选的，所述基底为衬底，所述第一导电结构包括沿第一方向间隔排列的多个焊盘；所述布线层包括位于所述基底与所述焊盘之间的若干条布线，每一所述布线的端部沿所述第一方向延伸出所述焊盘，且每一所述布线延伸出所述焊盘的端部设置有至少一所述第一插塞，所述第一方向与所述基底平行。可选的，每一条所述布线延伸出所述焊盘的端部设置有沿所述第一方向排列的多个所述第一插塞。可选的，还包括：连接层，沿垂直于所述基底的方向位于所述布线层上方且与多个所述焊盘同层设置，所述连接层的一端电连接位于一所述焊盘下方的至少一条布线端部的一所述第一插塞、另一端电连接另外至少一个所述焊盘。可选的，所述连接层的一端电连接位于一焊盘下方的多条所述布线端部的所述第一插塞、另一端电连接另外的多个所述焊盘。可选的，所述基底表面还具有用于向所述布线层传输测试电信号的测试结构；所述连接层包括：第一连接线，一端用于电连接位于一所述焊盘下方的所述布线一端部的所述第一插塞、另一端用于电连接另一所述焊盘；第二连接线，一端用于电连接所述测试结构、另一端用于电连接位于一所述焊盘下方的所述布线另一端部的所述第一插塞。可选的，在沿第二方向上，所述焊盘在垂直于所述基底方向上的投影覆盖位于其下方的多条所述布线，所述第二方向与所述基底平行、且与所述第一方向垂直。可选的，所述基底包括衬底和位于所述衬底表面的第二导电结构，所述第一导电结构位于所述第二导电结构上方；所述布线层包括位于所述第一导电结构与所述第二导电结构之间的多条布线，每一所述布线的端部延伸出所述第一导电结构，且每一所述布线延伸出所述第一导电结构的端部设置有至少一所述第一插塞。可选的，还包括：多个第二插塞，所述第二插塞的一端电连接所述第二导电结构、另一端电连接所述第一导电结构；每一条所述布线自相邻两个所述第二插塞之间的间隙穿过。可选的，所述第一导电结构的材料为金属材料，所述布线层的材料为多晶硅材料或金属材料。本技术提供的半导体结构，通过将布线层设置在基底与所述第一导电结构之间，并通过位于布线层端部的第一插塞与外界电路连接，避免了对与所述第一导电结构共平面的外围空间的占用，无需缩小第一导电结构的面积，解决了切割道尺寸缩小而导致的绕线不易布局的问题，避免了结构布局易违反设计原则的问题，确保了半导体结构后续测试结果的可靠性和稳定性。附图说明附图1是本技术具体实施方式中半导体结构的俯视示意图；附图2是本技术具体实施方式中第一导电结构与布线层的截面结构示意图；附图3A-3C是本技术具体实施方式中半导体结构的立体示意图；附图4是本技术具体实施方式中半导体结构的形成方法流程图；附图5A-5M是本技术具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。具体实施方式下面结合附图对本技术提供的半导体结构的具体实施方式做详细说明。本具体实施方式提供了一种半导体结构，附图1是本技术具体实施方式中半导体结构的俯视示意图，附图2是本技术具体实施方式中第一导电结构与布线层的截面结构示意图，附图3A-3C是本技术具体实施方式中半导体结构的立体示意图。如图1-图2、图3A-图3C所示，本具体实施方式提供的半导体结构包括：基底10；第一导电结构11，位于所述基底10表面；布线层，沿垂直于所述基底10的方向嵌入所述基底10与所述第一导电结构11之间，且所述布线层沿平行于所述基底10的方向延伸出所述第一导电结构11；第一插塞13，沿垂直于所述基底10的方向延伸，所述第一插塞13的一端与所述布线层延伸出所述第一导电结构11的端部电连接、另一端用于与外部电路连接。具体来说，所述第一导电结构11的材料也可以是钨、铜、铝等金属材料。所述第一导电结构11位于所述基底10之上，用于向所述基底10传递外界电信号。所述外部电路可以是用于向所述第一导电结构11传输外部电信号的电路，例如向所述第一导电结构11传输测试电信号的电路。在图1和图2所示角度下，部分位于所述第一导电结构11下方的所述布线层不可见，故以虚线表示。本具体实施方式将所述布线层沿Z轴方向嵌入到所述基底10与所述第一导电结构11之间，避免了对与所述第一导电结构11共平面的外围区域(例如沿Y轴方向位于所述第一导电结构11外围的区域)的占用，使得即使在切割道尺寸较小的情况下，也能获得充分的布线空间，简化了半导体结构中的绕线布局工艺，避免了结构布局易违反设计原则的问题，确保了半导体结构后续测试结果的可靠性、以及半导体结构性能的稳定性。同时，用于引出所述布线层的所述第一插塞位于延伸出所述第一导电结构11的所述布线层的端部，从而不会对所述第一导电结构11的设置造成影响。可选的，所述基底为衬底，所述第一导电结构11包括沿第一方向间隔排列的多个焊盘；所述布线层包括位于所述基底10与所述焊盘之间的若干条布线12，每一所述布线12的端部沿所述第一方向延伸出所述焊盘，且每一所述布线12延伸出所述焊盘的端部设置有至少一所述第一插塞13，所述第一方向与所述基底10平行。可选的，每一条所述布线12延伸出所述焊盘的端部设置有沿所述第一方向排列的多个所述第一插塞13。可选的，所述半导体结构还包括：连接本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n基底；/n第一导电结构，位于所述基底表面；/n布线层，沿垂直于所述基底的方向嵌入所述基底与所述第一导电结构之间，且所述布线层沿平行于所述基底的方向延伸出所述第一导电结构；/n第一插塞，沿垂直于所述基底的方向延伸，所述第一插塞的一端与所述布线层延伸出所述第一导电结构的端部电连接、另一端用于与外部电路连接。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
基底；
第一导电结构，位于所述基底表面；
布线层，沿垂直于所述基底的方向嵌入所述基底与所述第一导电结构之间，且所述布线层沿平行于所述基底的方向延伸出所述第一导电结构；
第一插塞，沿垂直于所述基底的方向延伸，所述第一插塞的一端与所述布线层延伸出所述第一导电结构的端部电连接、另一端用于与外部电路连接。


2.根据权利要求1所述的半导体结构，其特征在于，所述基底为衬底，所述第一导电结构包括沿第一方向间隔排列的多个焊盘；
所述布线层包括位于所述基底与所述焊盘之间的若干条布线，每一所述布线的端部沿所述第一方向延伸出所述焊盘，且每一所述布线延伸出所述焊盘的端部设置有至少一所述第一插塞，所述第一方向与所述基底平行。


3.根据权利要求2所述的半导体结构，其特征在于，每一条所述布线延伸出所述焊盘的端部设置有沿所述第一方向排列的多个所述第一插塞。


4.根据权利要求2所述的半导体结构，其特征在于，还包括：
连接层，沿垂直于所述基底的方向位于所述布线层上方且与多个所述焊盘同层设置，所述连接层的一端电连接位于一所述焊盘下方的至少一条布线端部的一所述第一插塞、另一端电连接另外至少一个所述焊盘。


5.根据权利要求4所述的半导体结构，其特征在于，所述连接层的一端电连接位于一焊盘下方的多条所述布线端部的所述第一插塞、另一端电连接另外的多个所述焊盘。
<...

【专利技术属性】
技术研发人员：章中杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34