一种基于DLL的三级TDC制造技术

本发明专利技术公开了一种基于DLL的三级TDC，属于集成电路技术领域，包括粗计数、中间级计数、细计数及延时锁相环；本发明专利技术的基于DLL的三级TDC在实现52μs的动态范围的同时，实现了10ps的高量化精度，既兼容宽动态范围与高量化精度，又降低了面积消耗；中间级计数边沿检测器将中间级计数相对应的时钟CLK的上升沿提取出来，避免了对时钟CLK进行延时，降低了功耗；细计数边沿检测器，采用多路选择器来实现，避免了因DFF带来的亚稳态问题；本发明专利技术采用的边沿检测器中引入延时校正，能够将各级TDC完美衔接，避免粗量化到细量化传输延时的产生；本发明专利技术采用的Encoder将温度计码转化成格雷码，大大提高了译码准确性，DLL的使用提高了测量的准确性和稳定性，提高了TDC的抗干扰能力。

A three-level TDC based on DLL

【技术实现步骤摘要】
一种基于DLL的三级TDC
本专利技术属于集成电路
，具体涉及一种基于DLL的三级TDC。
技术介绍
TDC(Time-to-DigitalConverter，时间数字转换器)是模拟的时间信号与便于处理的数字信号之间的桥梁，能完成二者之间的转化，处理两个异步信号之间的时间间隔。在国际单位制的七个基本量中，时间量是最基本的，它的普遍性、高精度测量性以及广泛性是其他几个物理量所不具备的，为了探究某些物理量的性质和相互之间的关系，常常将他们转化为时间量进行测量。在高精度测量领域，往往要求TDC达到ps级的测时精度，高性能TDC的研究就显得尤为重要。TDC以其高精度的测量和优越的性能常被用在激光测距和雷达测距等领域中。在近年来对TDC的研究中，实现TDC主要方法有：Flash单延时链法、Vernier双延时链法，目前的TDC结构多为单一模式或者两段式结构，在实现ps级精度时，为节省面积，能达到动态范围多为ns级，因而，同时达到高精度和高动态范围一直是TDC研究的瓶颈，也是TDC发展的方向。此外，TDC的稳定性和准确性也是研究过程中需要考虑的重要因素，目前，全数字自校准方法、减少延时链长、加入辅助测试电路等方法均取得了一些成果，然而，这些方法只在一定程度上降低了影响，更多更有效的方法还有待研究发现。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种基于DLL的三级TDC，以实现动态范围和高精度的兼容，并在此基础上保证高频下延时单元的稳定性及准确性，其时序原理图如图1所示；本专利技术提供的TDC通过延时锁相环(DLL)为TDC中的中间级计数(MTDC)的单延时链和细计数(FTDC)的双压控延时链提供稳定的控制电压，确保TDC对被测时间的精准测量，最后，通过数据存储单元(DataStorageUnit)将存储的各部分电路的结果输出。本专利技术通过如下技术方案实现：一种基于DLL的三级TDC，包括粗计数(CTDC)、中间级计数(MTDC)、细计数(FTDC)及延时锁相环(DLL)，所述粗计数与中间级计数之间通过中间级计数边沿检测器(MiddleEdgeDetector)连接，所述中间级计数与细计数之间通过细计数边沿检测器(FineEdgeDetector)连接，所述延时锁相环用于为中间级计数及细计数的压控延时链提供控制电压，所述中间级计数与中间级计数译码器(MiddleEncoder)连接，所述细计数与细计数译码器(FineEncoder)连接，中间级计数译码器、细计数译码器及粗计数的输出均与数据存储单元(DataStorageUnit)连接，如图2所示；所述粗计数接收外部时钟信号和来自探测器的光子脉冲START和STOP信号，产生粗计数结果CoarseData；所述中间级计数边沿检测器接收外部时钟信号和STOP信号，产生STARTM和STOPM信号；所述中间级计数接收中间级计数边沿检测器的STARTM和STOPM信号，产生延时信号D<0:7>和8-bit温度计码M<0:7>，8-bit温度计码M<0:7>传输给中间级计数译码器，产生中间级计数结果MiddleData；所述细计数边沿检测器接收中间级计数边沿检测器的STOPM信号、中间级计数的延时信号D<0:7>及中间级计数结果MiddleData，产生STARTF和STOPF信号；所述细计数接收细级计数边沿检测器的STARTF和STOPF信号，产生20-bit温度计码F<0:19>，传输给细计数译码器，产生细计数结果FineData；所述粗计数结果、中间级计数结果及细计数结果均传送给数据存储单元；所述延时锁相环接收外部时钟信号，产生控制电压Vctrl，为中间级计数和细计数的压控延时链提供控制电压。进一步地，所述粗计数用于计算START和STOP之间的时钟个数，测量的时间间隔为图1中的TC时间段，即START信号和STOP信号到来后下一个时钟上升沿之间的时间间隔，其中，START和STOP信号为探测器检测到光子后产生的脉冲信号；所述粗计数由8-bit计数器、8输入与门、7-bit计数器以及触发器(DFF)构成，如图3所示；所述8-bit计数器接收START信号及外部提供的640MHz时钟信号，8-bit计数器产生的8-bit输出结果Q<0:7>传输给8输入与门，8输入与门产生的进位信号CO及外部提供的RST信号传输给7-bit计数器，7-bit计数器产生的7-bit输出结果QC<0:6>、8-bit计数器产生的8-bit输出结果Q<0:7>及STOP信号传输给触发器，触发器输出粗计数结果CoarseData。进一步地，所述中间级计数边沿检测器用于在粗计数的基础上产生一组新的START和STOP信号—STARTM和STOPM，发送给MTDC，用于MTDC测数；所述中间级计数边沿检测器由两个2输入与门A1、A2和一个触发器DFF组成，如图4所示；所述2输入与门A1接收外部时钟信号和STOP信号，该2输入与门的输出信号S1同高电平VDD信号传输给触发器，触发器的输出信号为新的STOP信号——STOPM信号；所述2输入与门A2接收高电平VDD和STOP信号，产生新的START信号——STARTM信号。进一步地，所述中间级计数测量的时间间隔为图1中的TM时间段，即STARTM信号与STOPM信号到来之前上一个延时信号之间的时间间隔；所述中间级计数包括一条压控延时链(VCDL)和一个由触发器组成的比较器阵列两部分，如图5所示，所述压控延时链由8个延时单元组成(该延时单元的个数依中间级计数想要达到分辨率大小而有所不同)，接收中间级计数边沿检测器的STARTM信号，每经过i(i＝1，2，...，8)个延时单元，产生相应延时信号D<i-1>，延时信号D<i-1>及STOPM信号传输给比较器阵列，比较器阵列产生8-bit温度计码数据M<0:7>，传输给中间级计数译码器，将8-bit温度计码转码为3-bit格雷码数据，产生中间级计数结果MiddleData。进一步地，所述细计数边沿检测器用于在中间级计数的基础上产生一组新的START和STOP信号——STARTF和STOPF，发送给FTDC，用于FTDC测数；所述细计数边沿检测器由10个二选一多路选择器MUX(M0-M9)组成，如图6所示；所述多路选择器M0接收中间级计数边沿检测器的STOPM信号、中间级计数的延时信号D<0>及中间级计数译码器的输出结果MiddleData<0>，M1接收中间级计数的延时信号D<1>和D<2>及中间级计数译码器的输出结果MiddleData<0>，M2接收中间级计数的延时信号D<3>和D<4>及中间级计数译码器的输出结果MiddleData<0>，M3接收中间级计数的延时信号D<5>和D<6>及中间级计数译码器的输本文档来自技高网...

【技术保护点】
1.一种基于DLL的三级TDC，其特征在于，包括粗计数(CTDC)、中间级计数(MTDC)、细计数(FTDC)及延时锁相环(DLL)，所述粗计数与中间级计数之间通过中间级计数边沿检测器连接，所述中间级计数与细计数之间通过细计数边沿检测器连接，所述延时锁相环用于为中间级计数及细计数的压控延时链提供控制电压，所述中间级计数与中间级计数译码器连接，所述细计数与细计数译码器连接，中间级计数译码器、细计数译码器及粗计数的输出均与数据存储单元连接；所述粗计数接收外部时钟信号和来自探测器的光子脉冲START和STOP信号，产生粗计数结果；所述中间级计数边沿检测器接收外部时钟信号和STOP信号，产生STARTM和STOPM信号；所述中间级计数接收中间级计数边沿检测器的STARTM和STOPM信号，产生延时信号和温度计码，温度计码传输给中间级计数译码器，产生中间级计数结果；所述细计数边沿检测器接收中间级计数边沿检测器的STOPM信号、中间级计数的延时信号D<0:7>及中间级计数结果，产生STARTF和STOPF信号；所述细计数接收细级计数边沿检测器的STARTF和STOPF信号，产生温度计码，传输给细计数译码器，产生细计数结果；所述粗计数结果、中间级计数结果及细计数结果均传送给数据存储单元；所述延时锁相环接收外部时钟信号，产生控制电压Vctrl，为中间级计数和细计数的压控延时链提供控制电压。/n...

【技术特征摘要】
1.一种基于DLL的三级TDC，其特征在于，包括粗计数(CTDC)、中间级计数(MTDC)、细计数(FTDC)及延时锁相环(DLL)，所述粗计数与中间级计数之间通过中间级计数边沿检测器连接，所述中间级计数与细计数之间通过细计数边沿检测器连接，所述延时锁相环用于为中间级计数及细计数的压控延时链提供控制电压，所述中间级计数与中间级计数译码器连接，所述细计数与细计数译码器连接，中间级计数译码器、细计数译码器及粗计数的输出均与数据存储单元连接；所述粗计数接收外部时钟信号和来自探测器的光子脉冲START和STOP信号，产生粗计数结果；所述中间级计数边沿检测器接收外部时钟信号和STOP信号，产生STARTM和STOPM信号；所述中间级计数接收中间级计数边沿检测器的STARTM和STOPM信号，产生延时信号和温度计码，温度计码传输给中间级计数译码器，产生中间级计数结果；所述细计数边沿检测器接收中间级计数边沿检测器的STOPM信号、中间级计数的延时信号D<0:7>及中间级计数结果，产生STARTF和STOPF信号；所述细计数接收细级计数边沿检测器的STARTF和STOPF信号，产生温度计码，传输给细计数译码器，产生细计数结果；所述粗计数结果、中间级计数结果及细计数结果均传送给数据存储单元；所述延时锁相环接收外部时钟信号，产生控制电压Vctrl，为中间级计数和细计数的压控延时链提供控制电压。


2.如权利要求1所述的一种基于DLL的三级TDC，其特征在于，所述粗计数用于计算START和STOP之间的时钟个数，测量的时间间隔为TC时间段，即START信号和STOP信号到来后下一个时钟上升沿之间的时间间隔，其中，START和STOP信号为探测器检测到光子后产生的脉冲信号；所述粗计数由8-bit计数器、8输入与门、7-bit计数器以及触发器(DFF)构成；所述8-bit计数器接收START信号及外部提供的640MHz时钟信号，8-bit计数器产生的8-bit输出结果Q<0:7>传输给8输入与门，8输入与门产生的进位信号CO及外部提供的RST信号传输给7-bit计数器，7-bit计数器产生的7-bit输出结果QC<0:6>、8-bit计数器产生的8-bit输出结果Q<0:7>及STOP信号传输给触发器，触发器输出粗计数结果CoarseData。


3.如权利要求1所述的一种基于DLL的三级TDC，其特征在于，所述中间级计数边沿检测器用于在粗计数的基础上产生一组新的START和STOP信号—STARTM和STOPM，发送给MTDC，用于MTDC测数；所述中间级计数边沿检测器由两个2输入与门A1、A2和一个触发器DFF组成；所述2输入与门A1接收外部时钟信号和STOP信号，该2输入与门的输出信号S1同高电平VDD信号传输给触发器，触发器的输出信号为新的STOP信号—STOPM信号；所述2输入与门A2接收高电平VDD和STOP信号，产生新的START信号—STARTM信号。


4.如权利要求1所述的一种基于DLL的三级TDC，其特征在于，所述中间级计数测量的时间间隔为TM时间段，即STARTM信号与STOPM信号到来之前上一个延时信号之间的时间间隔；所述中间级计数包括一条压控延时链(VCDL)和一个由触发器组成的比较器阵列两部分，所述压控延时链由8个延时单元组成，接收中间级计数边沿检测器的STARTM信号，每经过i(i＝1，2，...，8)个延时单元，产生相应延时信号D<i-1>，延时信号D<i-1>及STOPM信号传输给比较器阵列，比较器阵列产生8-bit温度计码数据M<0:7>，传输给中间级计数译码器，将8-bit温度计码转码为3-bit格雷码数据，产生中间级计数结果。
<...

【专利技术属性】
技术研发人员：张源涛，吕延歌，常玉春，蒋佳奇，
申请(专利权)人：吉林大学，
类型：发明
国别省市：吉林;22