内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法技术

本发明专利技术涉及一种内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法，属于半导体技术领域，解决了现有技术中保留凹槽内的侧墙材料以及硅和顶部硬掩膜等材料高选择比无法兼得的问题。用于刻蚀纳米线器件内侧墙的气体，包括CH

Etching method of inner wall, etching gas and preparation method of nanowire device

【技术实现步骤摘要】
内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法
本专利技术涉及半导体
，尤其涉及一种内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法。
技术介绍
CMOS进入3～5nm技术代后，为了增强器件栅控和克服短沟道效应，堆叠环栅器件(GAA)将是主流发展方向，其中内侧墙是一个很重要的技术(如下流程图)，它可以控制有效栅长和减少栅极与源漏间漏电和降低寄生电容的作用。但是内侧墙的形成需要精确的各向异性，对除内侧墙以外的材料具有高选择比，且能严格控制刻蚀精度，既要保证纳米线端头无侧墙材料残留，又要保持内凹处有足够的侧墙材料保留，所以控制难度极大。采用通常的RIE等离子各向异性刻蚀，虽然可以保留凹槽内的侧墙材料，但很难获得对其他材料如硅和顶部硬掩膜材料的高选择比，如图1和图2所示。由图1可见，顶部SiO2/SiN硬掩模无法保留，侧壁损伤。由图2可见，底部有损伤。采用通常的RIE等离子偏各向同性刻蚀，虽然可以做到对其他材料的高选择比，但是很难控制保留凹口内的侧墙材料，如图3和图4所示。由图3和图4可见，顶部SiN被掏空，凹槽内的侧墙材料被掏空。由图4可见，虽然整体刻蚀干净，但是侧壁凹槽内材料未被成功保留。
技术实现思路
鉴于上述的分析，本专利技术旨在提供一种内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法，用以解决现有刻蚀方法保留凹槽内的侧墙材料以及硅和顶部硬掩膜等材料的高选择比无法兼得的问题。本专利技术的目的主要是通过以下技术方案实现的：一方面，本专利技术提供了一种用于刻蚀纳米线器件内侧墙的气体，该刻蚀气体的组成包括CH2F2、CH4、O2和Ar。在上述方案的基础上，本专利技术还做了如下改进：进一步地，按体积百分比计，所述刻蚀气体中各组分CH2F2/CH4/O2/Ar的比例为1:1:1:2～1:1:1:5。另一方面，本专利技术还提供了一种纳米线器件内侧墙的刻蚀方法，采用上述刻蚀气体，刻蚀过程中各组分的流速为CH2F2：10～30sccm，CH4：10～30sccm，O2：10～30sccm，Ar40～100sccm。进一步地，刻蚀过程中所使用的是ICP刻蚀机，上射频功率为100～1000W，下射频功率为10～80W。进一步地，下电极功率为0～60W，基座温度为-20～90℃。另外，本专利技术还提供了一种纳米线器件的制备方法，包括如下步骤：步骤S1：在衬底上外延Si和SiGe叠层及硬掩模；步骤S2：横向刻蚀SiGe层，采用CF4/C4F8等离子选择性刻蚀，形成预定长度的填充空隙；步骤S3：在所述填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料；步骤S4：采用权利要求3-5所述的刻蚀方法去除填充空隙之外的内侧墙材料，形成所述内侧墙。进一步地，步骤S2中，按体积百分比计，CF4/C4F8的比例为2:1～10:1。进一步地，步骤S2中，刻蚀气体的流速为CF4：100～200sccm，C4F8：10～100sccm。进一步地，步骤S1具体包括如下步骤：步骤S11：在衬底上形成叠层部和假栅，所述叠层部位于所述衬底的表面上且包括交替设置的Si层和SiGe层，所述假栅位于所述叠层部的远离所述衬底的表面上；步骤S12：在所述假栅的外表面沉积硬掩模。进一步地，硬掩模为SiO2层和/或SiN层。本专利技术至少可实现如下有益效果之一：(1)通过选择特定的刻蚀气体的组成(CH2F2/CH4/O2/Ar)，既能保留凹槽内的侧墙材料，又能实现对硅和顶部硬掩膜等材料的高选择比。(2)通过控制刻蚀气体中各组分CH2F2/CH4/O2/Ar的比例为1:1:1:2～1:1:1:5，有利于控制刻蚀形貌。(3)通过将上射频功率控制在100～1000W，下射频功率控制在10～80W，既能保证一定的刻蚀速率(不低于1nm/min)，又能实现对其他材料如SiO2刻蚀的高选择比，选择比不低于5:1。(4)通过将基座温度控制在-20～90℃，既能保证一定的刻蚀速率(不低于1nm/min)，又能实现各向异性刻蚀，从而保留内侧墙结构。(5)通过将刻蚀气体中各组分的流速控制为CH2F2：10～30sccm，CH4：10～30sccm，O2：10～30sccm，Ar40～100sccm，既能保证一定的刻蚀速率(不低于1nm/min)，又能保证对其他材料如SiO2刻蚀的高选择比，选择比不低于5:1，还不会出现侧壁粗糙。(6)通过控制刻蚀气体中CF4:C4F8的比例，使得既能刻蚀侧壁GeOy材料，又能控制刻蚀停留在GeOy材料，不会刻蚀下面的SiGe材料，从而可以精确控制空腔刻蚀深度，进而控制内侧墙的厚度。本专利技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本专利技术而了解。附图说明附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。图1为RIE等离子各向异性刻蚀导致顶部SiO2/SiN硬掩模无法保留，侧壁损伤图；图2为RIE等离子各向异性刻蚀导致底部损伤图；图3为RIE等离子偏各向同性刻蚀导致顶部SiN被掏空，凹槽内的侧墙材料被掏空图；图4为图3的低倍电子显微镜图；图5为纳米线器件的制备方法的宏观示意图，(a)为在衬底上外延Si和SiGe叠层、假栅及SiO2和/或SiN硬掩模后的图，(b)为选择性横向刻蚀SiGe后的图，(c)为在填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料后的图，(d)为采用本专利技术的等离子特殊刻蚀气体刻蚀后的图；图6为纳米线器件的制备方法的微观示意图，(a)为在衬底上外延Si和SiGe叠层、假栅及SiO2和/或SiN硬掩模后的图，(b)为选择性横向刻蚀SiGe后的图，(c)为在填充空隙中以及其他结构层的裸露表面上沉积内侧墙材料后的图，(d)为采用本专利技术的等离子特殊刻蚀气体刻蚀后的图，(e)为图6(d)的放大图；图7为CH4流速高于30sccm时，出现(-CH2-)n沉积；图8为CH4流速低于10sccm时，出现无选择比的情况；图9为O2流速高于30sccm时不能保持各向异性，出现内掏的示意图；图10为O2流速低于10sccm时，导致出现侧壁粗糙的示意图。图11为衬底、叠层的结构示意图；图12为鳍的形成过程示意图；图13为在鳍的裸露表面上设置假栅的示意图；图14为刻蚀去除鳍中位于侧墙两侧部分后的示意图。附图标记：10-衬底；20-应变缓冲层；30-叠层部；41-假栅；42-侧墙；31-Si层；32-SiGe层；310-硅氧化物；320-锗氧化物。具体实施方式下面结合附图来具体描述本专利技术的优选实施例，其中，附图构成本专利技术一部分，并与本专利技术的实施例本文档来自技高网...

【技术保护点】
1.一种用于刻蚀纳米线器件内侧墙的气体，其特征在于，刻蚀气体包括CH

【技术特征摘要】
1.一种用于刻蚀纳米线器件内侧墙的气体，其特征在于，刻蚀气体包括CH2F2、CH4、O2和Ar。


2.根据权利要求1所述的用于刻蚀纳米线器件内侧墙的气体，其特征在于，按体积百分比计，所述刻蚀气体中各组分CH2F2/CH4/O2/Ar的比例为1:1:1:2～1:1:1:5。


3.一种纳米线器件内侧墙的刻蚀方法，其特征在于，采用权利要求1或2中的刻蚀气体，其特征在于，刻蚀过程中各组分的流速为CH2F2：10～30sccm，CH4：10～30sccm，O2：10～30sccm，Ar40～100sccm。


4.根据权利要求3所述的纳米线器件内侧墙的刻蚀方法，其特征在于，刻蚀过程中所使用的是ICP刻蚀机，上射频功率为100～1000W，下射频功率为10～80W。


5.根据权利要求3或4所述的纳米线器件内侧墙的刻蚀方法，其特征在于，下电极功率为0～60W，基座温度为-20～90℃。


6.一种纳米线器件的制备方法，其特征在于，包括如下步骤：
步骤S1：在衬底上外延Si和SiGe叠层及硬掩模；
步骤S2：...

【专利技术属性】
技术研发人员：李俊杰，周娜，李永亮，王桂磊，张青竹，杨涛，殷华湘，李俊峰，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11