测试方法技术

在本发明专利技术提供的测试方法中，通过两张掩膜板在一衬底上形成第一测试结构；通过一张掩膜板在所述衬底上形成第二测试结构，所述第二测试结构与所述第一测试结构的结构相同；测量所述第一测试结构的电容，以得到第一电容；测量所述第二测试结构的电容，以得到第二电容；比较所述第一电容与所述第二电容的值，以得到双重图形工艺对电容的影响。由于所述第一测试结构与所述第二测试结构的结构相同，通过比较所述第一电容和所述第二电容，由此能够得到双重图形工艺对电容的影响。进一步的，通过测量所述第一电容和所述第一电容，能够得到较准确的所述第一电容和所述第二电容的值，由此，精确的得到双重图形技术对电容的影响。

test method

【技术实现步骤摘要】
测试方法
本专利技术涉及集成电路
，特别涉及一种测试方法。
技术介绍
现今随着集成电路工艺技术不断从一代升级到下一代，后端金属线的寄生电阻和电容占电路延时的比例急剧上升，到了14nm工艺技术节点，最小金属线宽已经缩小到32nm，由于双重图形(DoublePattern)工艺的引入，同一金属层中不同掩模板的两根金属线相对于集成电路版图中的位置会发生位移，为准确地在集成电路后仿真中提取后端金属线的寄生电容增加了难度。需要准确地描述双重图形工艺带来的工艺参数变化以反映其对寄生电容的影响，需要通过合理的测试设计来得到这些变化的工艺参数以及其对电容的影响。但在现有的设计中，无法准确的得到双重图形工艺对电容带来的影响。
技术实现思路
本专利技术的目的在于提供一种测试方法，以精确的得到双重图形技术对电容的影响。为解决上述技术问题，本专利技术提供一种测试方法，所述测试方法包括：通过两张掩膜板在一衬底上形成第一测试结构；通过一张掩膜板在所述衬底上形成第二测试结构，所述第二测试结构与所述第一测试结构的结构相同；...

【技术保护点】
1.一种测试方法，其特征在于，所述测试方法包括：/n通过两张掩膜板在一衬底上形成第一测试结构；/n通过一张掩膜板在所述衬底上形成第二测试结构，所述第二测试结构与所述第一测试结构的结构相同；/n测量所述第一测试结构的电容，以得到第一电容；/n测量所述第二测试结构的电容，以得到第二电容；/n比较所述第一电容与所述第二电容的值，以得到双重图形工艺对电容的影响。/n

【技术特征摘要】
1.一种测试方法，其特征在于，所述测试方法包括：
通过两张掩膜板在一衬底上形成第一测试结构；
通过一张掩膜板在所述衬底上形成第二测试结构，所述第二测试结构与所述第一测试结构的结构相同；
测量所述第一测试结构的电容，以得到第一电容；
测量所述第二测试结构的电容，以得到第二电容；
比较所述第一电容与所述第二电容的值，以得到双重图形工艺对电容的影响。


2.如权利要求1所述的测试方法，其特征在于，所述衬底上形成有至少两层金属层，通过两张掩膜板在一衬底上形成第一测试结构包括：通过所述两张掩膜板在每一所述金属层上形成一所述第一测试结构，所述第一测试结构包括分别与所述两张掩膜板对应的第一子测试结构和第二子测试结构，其中，在同一金属层中，所述第一子测试结构与所述第二子测试结构之间形成有第一同层电容，在相邻两层金属层中，两个所述第一测试结构之间形成有第一层间电容，所述第一电容包括所述第一同层电容和所述第一层间电容。


3.如权利要求2所述的测试方法，其特征在于，所述第一子测试结构包括多个第一测试线，所述第二子测试结构包括多个第二测试线，多个所述第一测试线和多个所述第二测试线交错排布，并且所述第一测试线到一侧的所述第二测试线的距离大于到另一侧的所述第二测试线的距离。


4.如权利要求3所述的测试方法，其特征在于，测量所述第一测试结构的电容，得到第一电容的方法包括：
对多个所述第一测试线输入第一信号以及对多个所述第二测试线输入第二信号，以得到第一同层电流；
对第一层金属层的所述第一子测试结构和所述第二子测试结构输入所述第一信号，以及对第二层金属层的所述第一子测试结构和所述第二子测试结构输入所述第二信号，以得到第一层间电流；
通过所述第一同层电流得到所述第一同层电容，以及通过所述第一层间电流得到所述第一层间电容；
其中，所述第一信号为交流电压信号，所述第二信号为接地信号。


5.如权利要求4所述的测试方法，其特征在于，得到所述第一同层电容和所述第一层间电容的方法包括：
通过公式C1＝Vf/I1得到所述第一同层电容，通过公式C2＝Vf/I2得到所述第一层间电容，其中...

【专利技术属性】
技术研发人员：韩志永，蔡芷媚，蒋金生，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31