【技术实现步骤摘要】
非易失性存储器件、包括其的存储系统及其操作方法相关申请的交叉引用本申请要求于2018年9月18日提交的申请号为10-2018-0111538的韩国专利申请的优先权，其全部内容通过引用合并于此。
示例性实施例涉及非易失性存储器件，并且更具体地涉及能够使其中所储存的数据无效的非易失性存储器件以及包括该非易失性存储器件的存储系统。
技术介绍
存储系统应用于供消费者或工业使用的各种电子设备(如计算机、移动电话、便携式数字助理(PDA)、数码相机、游戏机、以及导航系统等)，并且用作主存储器或辅助存储器(储存设备)。可以用各种类型的存储器件来实现存储系统。存储器件分为易失性存储器件和非易失性存储器件。易失性存储器件可以包括动态随机存取存储器(DRAM)和静态RAM(SRAM)，而非易失性存储器件可以包括只读存储器(ROM)、掩蔽ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、电阻...
【技术保护点】
1.一种存储器件，包括：/n多个字线以及与所述多个字线交叉的多个位线；/n存储单元阵列，其包括多个存储单元，所述多个存储单元分别在所述多个字线与所述多个位线之间的交叉点处耦接在所述多个字线与所述多个位线之间；/n地址解码器，其适用于对地址进行解码以访问所述多个存储单元之中被选中的存储单元；以及/n控制器，其适用于通过将电压施加到所述多个字线与位线来向所述被选中的存储单元写入将数据和从所述被选中的存储单元读取数据，/n其中，所述控制器通过将无效电压在目标字线上施加设定时间来使耦接到所述多个字线之中的所述目标字线的存储单元中储存的数据无效。/n
【技术特征摘要】
20180918 KR 10-2018-01115381.一种存储器件，包括：
多个字线以及与所述多个字线交叉的多个位线；
存储单元阵列，其包括多个存储单元，所述多个存储单元分别在所述多个字线与所述多个位线之间的交叉点处耦接在所述多个字线与所述多个位线之间；
地址解码器，其适用于对地址进行解码以访问所述多个存储单元之中被选中的存储单元；以及
控制器，其适用于通过将电压施加到所述多个字线与位线来向所述被选中的存储单元写入将数据和从所述被选中的存储单元读取数据，
其中，所述控制器通过将无效电压在目标字线上施加设定时间来使耦接到所述多个字线之中的所述目标字线的存储单元中储存的数据无效。
2.根据权利要求1所述的存储器件，其中，所述控制器包括：
地址发生器，其适用于响应于从外部输入的无效命令而产生指示目标字线的行地址；
电压发生器，其适用于响应于所述无效命令而在所述设定时间期间产生所述无效电压。
3.根据权利要求1所述的存储器件，还包括：
电压检测器，其适用于：检测电源电压的电平，以及产生在所述电源电压降到阈值电平以下时被激活的检测信号。
4.根据权利要求3所述的存储器件，其中，所述控制器包括：
地址发生器，其适用于响应于所述检测信号而产生指示所述目标字线的行地址；和
电压发生器，其适用于响应于所述检测信号而在所述设定时间内产生所述无效电压。
5.根据权利要求1所述的存储器件，其中，所述地址解码器包括：
行解码器，其适用于对行地址进行解码以选择与所述被选中的存储单元相对应的字线，并将与要被执行的操作相对应的电压施加到被选中的字线；以及
列解码器，其适用于对列地址进行解码以选择与所述被选中的存储单元相对应的位线，并将与要被执行的操作相对应的电压施加到被选中的位线。
6.根据权利要求1所述的存储器件，其中，所述设定时间长于与所述存储器件的写入延时相对应的时间。
7.根据权利要求1所述的存储器件，其中，所述存储单元阵列包括易失性存储区域和非易失性存储区域，以及所述目标字线耦接到所述多个存储单元之中被包括在所述易失性存储区域中的存储单元。
8.根据权利要求7所述的存储器件，其中，所述存储器件将保密数据储存在所述易失性存储区域中，所述保密数据是要在电源电压被切断时被删除的。
9.一种存储系统，包括：
存储器件，包括耦接在多个字线与多个位线之间的多个存储单元，并适用于向所述多个存储单元之中的被选中的存储单元写入数据和从所述多个存储单元之中的被选中的存储单元读取数据；以及
存储器控制器，其适用于检测所述存储器件的电源电压以产生无效命令，
...
【专利技术属性】
技术研发人员：权正贤，张在旻，赵上球，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。