一种FIR滤波器的低功耗实现方法技术

本发明专利技术公开了一种FIR滤波器的无乘法器的低功耗实现方法，FIR滤波器在硬件实现上为了减少功耗降低面积，往往采取使用移位相加操作代替乘法器。传统无乘法器的FIR滤波器硬件实现分为单系数乘法结构和多系数乘法结构，本发明专利技术基于无乘法器的硬件实现方法，通过算法将FIR滤波器的乘法系数分成多组，每组系数构成独立的多系数乘法子结构，最终实现结构包括输入延时模块，多个多系数乘法模块，预先结构加法器模块和结构加法器模块。实践结构表明，本发明专利技术的FIR滤波器实现方法相较于传统方法具有大幅度降低功耗的优势。

A low power implementation method of FIR filter

【技术实现步骤摘要】
一种FIR滤波器的低功耗实现方法
本专利技术涉及集成电路领域，具体来讲是一种FIR滤波器的低功耗实现方法。
技术介绍
数字FIR滤波器具有线性相位特性，广泛应用于各种数字信号处理系统中，特别是当下的比较前沿的物联网系统中。FIR滤波器模块可以通过专门的电路实现，实际应用中，对电路的功耗要求十分严格，因此，FIR滤波器的低功耗实现长期以来一直是一个十分热门的研究方向。FIR滤波器的功耗，面积很大程度上受到其乘法实现复杂度的影响，目前有多种通过使用移位相加代替乘法操作的无乘法器FIR滤波器实现方法降低整体滤波器复杂度的方法。FIR滤波器常见的两种实现结构是直接型方式和转置型方式，两种结构都可以分为两个部分，乘法器模块和积累加模块。两种结构各有各的优点，直接型FIR滤波器复杂度低，转置型速度快。基于移位相加的转置型实现方式中，每个实时的输入会与所有系数相乘并且产生的积会通过延迟单元最终由结构加法器模块相加产生最终输出，将这种乘法操作称为多常数乘法方式(MCM)。针对这种实现结构，目前的优化方式有：优化结构加法器模块降低复杂度；使用算法优化MCM模块降低复杂度，而混叠结构目前被证明是高效地实现方法，但固定系数配置的混叠结构有可能会带来结构加法器中寄存器复杂度的提高。在混叠结构的基础上，O.Gustafsson教授提出了一种优化方法，但该方法没有对累加模块进行优化，因此所带来的提高十分有限。
技术实现思路
因此，针对上述现有数字FIR滤波器无乘法器实现方法中存在的不足，本专利技术提出一种根据算法实现FIR滤波器不固定系数配置的混叠结构，优化了滤波器中的加法器模块，寄存器模块，从而以低功耗，低复杂度的优势实现FIR滤波器。本专利技术是这样实现的，构造一种FIR滤波器的低功耗实现方法，其特征在于；构建输入延时模块，多个多系数乘法模块，预先结构加法器模块和结构加法器模块，并按照如下步骤实现：(1)根据算法将滤波器系数分成N组；(2)每个组内的系数以多系数乘法的结构实现，以移位器和加法器代替乘法器；(3)每个多系数乘法组的积输入到预先结构加法器中相加，最后输入到结构加法器中相累加得到最终结果。根据本专利技术所述的一种FIR滤波器的低功耗实现方法，其特征在于；每个多系数乘法模块中，以移位相加操作代替乘法操作所使用的结构实现算法为已有成熟的Radix-2r算法。根据本专利技术所述的一种FIR滤波器的低功耗实现方法，其特征在于；将滤波器系数分成N组硬件实现的步骤为：步骤1：对于给定的滤波器系数集C＝{C0,C1,C2,C3,...,Ci-1}，基于FIR滤波器系数的对称性，令有效系数集合为参数数集整数m＝n＝0，数集hm＝{Cm}；步骤2：令数集Q＝{hm，Cm+1}。步骤3：使用Radix-2r算法计算数集Q中的数；步骤4：如果参数m＝K-2进行步骤5，否则进行步骤6；步骤5：假如步骤3得到数集hm和系数Cm+1有共同的子表达式或者系数Cm+1为数集hm的一个子表达式，令数集vn＝Q，整数n＝n+1否则令数集vn＝hm，数集vn+1＝Q，整数n＝n+1；步骤6：假如步骤3得到数集hm和系数Cm+1有共同的子表达式或者系数Cm+1为数集hm的一个子表达式，令数集hm+1＝Q，否则令数集vn＝hm，数集hm+1-Cm+1，整数n-n+1；步骤7：令整数m＝m+1；步骤8：如果整数m≤K-2，跳到步骤2，否则跳到步骤9；步骤9：至此，得到n+1组系数，且每一组通过Radix-2r算法实现移位相加操作；步骤10：插入个寄存器；步骤11：将剩下的个系数按照之前得到的分组方式进行分组，每组同样通过Radix-2r算法实现移位相加操作。根据本专利技术所述的一种FIR滤波器的低功耗实现方法，其特征在于；确定好滤波器系数分组后，通过重定时技术确定预先结构加法器模块和结构加法器模块，最终产生滤波器输出。本专利技术具有如下优点：本专利技术涉及一种FIR滤波器的无乘法器的低功耗实现方法，FIR滤波器在硬件实现上为了减少功耗降低面积，往往采取使用移位相加操作代替乘法器。传统无乘法器的FIR滤波器硬件实现分为单系数乘法结构和多系数乘法结构，本专利技术基于无乘法器的硬件实现方法，通过算法将FIR滤波器的乘法系数分成多组，每组系数构成独立的多系数乘法子结构，最终实现结构包括输入延时模块，多个多系数乘法模块，预先结构加法器模块和结构加法器模块。实践结构表明，本专利技术的FIR滤波器实现方法相较于传统方法具有大幅度降低功耗的优势。附图说明图1为FIR滤波器的直接型实现结构示意图；图2为FIR滤波器的转置型实现结构示意图；图3为所提方法的一般实现结构示意图；图4为实例的实现结构示意图。具体实施方式下面将结合附图1-图4对本专利技术进行详细说明，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提出一种根据算法实现FIR滤波器不固定系数配置的混叠结构，优化了滤波器中的加法器模块，寄存器模块，从而以低功耗，低复杂度的优势实现FIR滤波器。本专利技术所述一种FIR滤波器的低功耗实现方法，构建输入延时模块，多个多系数乘法模块，预先结构加法器模块和结构加法器模块，并按照如下步骤实现：(1)根据算法将滤波器系数分成N组；(2)每个组内的系数以多系数乘法的结构实现，以移位器和加法器代替乘法器；(3)每个多系数乘法组的积输入到预先结构加法器中相加，最后输入到结构加法器中相累加得到最终结果。本专利技术针对FIR滤波器的转置实现结构，首先通过算法，将滤波器系数分成不同组，每组内以Radix-2r算法以移位相加操作实现系数的乘法。每组输出的积通过重定时技术输入到预先加法器模块中进行相加，所得和输入到最终的加法器模块处理得到最终的滤波器计算结果，这样的无乘法器混叠FIR滤波器的实现结构，经实践证明相同系数下，本专利技术所提出的方法能有效降低滤波器模块的面积，功耗，延迟。其中，每个多系数乘法模块中，以移位相加操作代替乘法操作所使用的结构实现算法为已有成熟的Radix-2r算法。另外，将滤波器系数分成N组硬件实现的步骤为：步骤1：对于给定的滤波器系数集C＝{C0,C1,C2,C3,...,Ci-1}，基于FIR滤波器系数的对称性，令有效系数集合为参数数集整数m＝n＝0，数集hm＝{Cm}；步骤2：令数集Q＝{hm，Cm+1}。步骤3：使用Radix-2r算法计算数集Q中的数；步骤4：如果参数m＝K-2进行步骤5，否则进行步骤6；步骤5：假如步骤3得到数集hm和系数Cm+1有共同的子表达式或者系数Cm+1为数集hm的一个子表达式，令数集vn＝Q，整数n＝本文档来自技高网...

【技术保护点】
1.一种FIR滤波器的低功耗实现方法，其特征在于；构建输入延时模块，多个多系数乘法模块，预先结构加法器模块和结构加法器模块，并按照如下步骤实现：/n(1)根据算法将滤波器系数分成N组；/n(2)每个组内的系数以多系数乘法的结构实现，以移位器和加法器代替乘法器；/n(3)每个多系数乘法组的积输入到预先结构加法器中相加，最后输入到结构加法器中相累加得到最终结果。/n

【技术特征摘要】
1.一种FIR滤波器的低功耗实现方法，其特征在于；构建输入延时模块，多个多系数乘法模块，预先结构加法器模块和结构加法器模块，并按照如下步骤实现：
(1)根据算法将滤波器系数分成N组；
(2)每个组内的系数以多系数乘法的结构实现，以移位器和加法器代替乘法器；
(3)每个多系数乘法组的积输入到预先结构加法器中相加，最后输入到结构加法器中相累加得到最终结果。


2.根据权利要求1所述的一种FIR滤波器的低功耗实现方法，其特征在于；每个多系数乘法模块中，以移位相加操作代替乘法操作所使用的结构实现算法为已有成熟的Radix-2r算法。


3.根据权利要求1所述的一种FIR滤波器的低功耗实现方法，其特征在于；将滤波器系数分成N组硬件实现的步骤为：
步骤1：对于给定的滤波器系数集C＝{C0,C1,C2,C3,...,Ci-1}，基于FIR滤波器系数的对称性，令有效系数集合为Cs＝{C0，C1，C2，C3...C|i-1/2}，参数数集整数m＝n＝0，数集hm＝{Cm}；
步骤2：令数集Q＝{hm，Cm+1}；
步骤3：使用Radi...

【专利技术属性】
技术研发人员：张驰，徐鹏，
申请(专利权)人：成都鸿驰远科技有限公司，
类型：发明
国别省市：四川;51