功率半导体模块衬底制造技术

本发明专利技术揭示了一种功率半导体模块衬底。功率半导体模块衬底包括：第一功率金属敷层、第二功率金属敷层、第三功率金属敷层、第四功率金属敷层、以及辅助金属敷层，该辅助金属敷层形成于第一功率金属敷层与第二功率金属敷层之间以及第三功率金属敷层与第四功率金属敷层之间，在该辅助金属敷层上形成有栅极信号端子，辅助金属敷层在晶体管芯片和二极管芯片的排列方向上延伸，至少延伸至与排列方向上位于最边缘处的晶体管芯片的控制电极正对的位置。根据本发明专利技术，能够通过合理的驱动回路布置从而减小并联芯片的杂散电感和不均程度。

Power semiconductor module substrate

【技术实现步骤摘要】
功率半导体模块衬底
本专利技术涉及一种功率半导体模块衬底。
技术介绍
在功率半导体芯片中，通常都会用到晶体管芯片。对于具有控制端的晶体管芯片，功率模块内部驱动电路的示意图如图3所示。其中，Cg1、Cg2、Cg3分别代表并联的三块晶体管芯片的栅极电容，芯片的通流能力由栅极电容上的电压决定。Tg和Te为功率半导体模块与外部驱动电路连接的端口，用于接收驱动信号。Rg0和Lg0分别为芯片驱动回路公共部分的杂散电阻和杂散电感。Rg1、Lg1和Rg2、Lg2和Rg3、Lg3分别为三块晶体管芯片因位置分布导致的单独的杂散电阻和杂散电感。功率半导体模块开通过程中，加在Tg和Te上的驱动电压由特定的负值升高至正值，导致栅极电容两端电压上升，使通过晶体管功率端子的电流上升，晶体管开通；功率半导体模块关断过程中，加在Tg和Te上的驱动电压由特定的正值降低至负值，导致栅极电容两端电压下降，使通过晶体管功率端子的电流下降，晶体管关断。若模块驱动回路中杂散电感值较大，在模块开关过程中容易引起杂散电感与芯片栅极电容之间的电压振荡，若开通过程中栅极电容两端的电压因振荡低于使芯片开通的阈值电压，则可能引起芯片误关断；若关断过程中栅极电容两端的电压因振荡高于使芯片关断的阈值电压，则可能引起芯片的误开通。以上两种情况均不利于功率半导体模块的可靠工作。栅极电容由芯片本身决定，在功率模块设计时应尽量减小驱动回路的杂散电感，降低高开关速度下误开通和误关断的风险。若并联芯片的杂散参数不一致，则会导致在开关过程中栅极电容充放电速度不一致。从而引起开关过程中通过芯片的功率电流的不均，导致并联的芯片上损耗的不一致，最终反映在芯片的温度差异上。在功率模块满功率工作的情况下，因芯片电流分布不均引发的过温和过流可能引起半导体元件的失效，影响模块的可靠性和输出功率。因此，通过合理的驱动回路布置从而减小并联芯片的杂散电感和不均程度就变得越来越迫切。
技术实现思路
本专利技术的一个目的在于克服现有技术的缺陷，提供一种实现功率模块驱动电路的低杂散电感和不同芯片间杂散电感的均衡的功率半导体模块衬底。为实现上述目的，本专利技术提出如下技术方案：一种功率半导体模块衬底，包括：第一功率金属敷层，在该第一功率金属敷层上按两排平行排列有属于第一桥臂开关的N个晶体管芯片和N个二极管芯片，N为正整数；第二功率金属敷层，在该第二功率金属敷层上形成有第一发射极信号端子；第三功率金属敷层，在该第三功率金属敷层上按两排平行排列有属于第二桥臂开关的N个晶体管芯片和N个二极管芯片；第四功率金属敷层，在该第四功率金属敷层上形成有第二发射极信号端子；以及辅助金属敷层，该辅助金属敷层形成于第一功率金属敷层与第二功率金属敷层之间以及第三功率金属敷层与第四功率金属敷层之间，在该辅助金属敷层上形成有栅极信号端子，辅助金属敷层在晶体管芯片和二极管芯片的排列方向上延伸，至少延伸至与排列方向上位于最边缘处的晶体管芯片的控制电极正对的位置。优选地，二极管芯片与栅极信号端子的距离大于晶体管芯片与栅极信号端子的距离。优选地，通过连接装置使晶体管芯片和二极管芯片的上表面的功率电极相互连接且使晶体管芯片和二极管芯片的上表面的功率电极与其他功率金属敷层连接。优选地，连接装置为绑定线。优选地，辅助金属敷层与其他功率金属敷层相互绝缘。优选地，第一发射极信号端子和第二发射极信号端子都靠近栅极信号端子。根据本专利技术所提供的功率半导体模块衬底，能够通过合理的驱动回路布置从而减小并联芯片的杂散电感和不均程度。附图说明图1是本专利技术的功率半导体模块衬底的俯视图。图2是图1中的桥臂开关部分的示意图。图3是现有技术中的功率模块内部驱动电路的示意图。具体实施方式下面将结合本专利技术的附图，对本专利技术实施例的技术方案进行清楚、完整的描述。本专利技术的第一实施方式是一种功率半导体模块衬底。如图1所示，功率半导体模块衬底包括：第一功率金属敷层、第二功率金属敷层、第三功率金属敷层、第四功率金属敷层、以及辅助金属敷层。由于单个功率半导体芯片的通流能力有限，为扩展功率半导体模块的功率处理能力，在本专利技术这样的大容量的功率半导体模块内部采用多芯片并联的方式组成桥臂开关。如图2所示，在每个桥臂开关中，为实现电流的双向流动或降低损耗，并联的芯片通常采用可由控制电极控制其开关状态的晶体管芯片和具有单向导通能力的二极管芯片。晶体管芯片和二极管芯片在其功率电极并联。在图1和图2中，示出了每个桥臂开关内有三个晶体管芯片和三个二极管芯片的情况。但是本专利技术并不限于此，也可以为其他数量的晶体管芯片和二极管芯片。在第一功率金属敷层上布置属于同一个桥臂开关的半导体芯片，从而在第一功率金属敷层上形成第一功率电势区，属于第一桥臂开关的三个晶体管芯片和三个二极管芯片按照图示方式按两排平行排列。晶体管芯片阵列紧靠辅助金属敷层上的栅极控制端子，二极管芯片阵列远离栅极控制端子。虽然在本专利技术中配置为二极管芯片与栅极信号端子的距离大于晶体管芯片与栅极信号端子的距离，但是并不限于此，也可以是配置成其他合适的方式。晶体管和二极管上表面通过连接装置使其上表面的功率电极相互连接和与其他功率金属敷层(第二、第三功率金属敷层)连接。连接装置例如可以是绑定线，但并不限于此，也可以是其他各种连接部件。第二金属敷层、第三金属敷层、第一金属敷层与第二金属敷层相互绝缘，芯片上表面功率电极、连接装置、第二金属敷层和第三金属敷层形成第二功率电势区。在第三功率金属敷层上布置属于同一个桥臂开关的半导体芯片，属于第二桥臂开关的三个晶体管芯片和三个二极管芯片按照图示方式按两排平行排列。功率模块的栅极控制端子布置于辅助金属敷层，辅助金属敷层与其余功率金属敷层相互绝缘，形成辅助电势区。辅助金属敷层在芯片边缘沿靠近信号端子的一排芯片的布置方向即晶体管芯片和二极管芯片的排列方向(图1中的水平方向)上延伸，至少延伸至与芯片控制电极距离最短的位置(正对位置)，控制电极连接装置的落点位置均在正对位置。如图1所示，在第一功率金属敷层与第二功率金属敷层之间形成辅助金属敷层，在第三功率金属敷层与第四功率金属敷层之间形成也辅助金属敷层。功率模块的第一发射极信号端子位于第二功率金属敷层上且尽量靠近栅极信号端子。功率模块的第二发射极信号端子位于第四功率金属敷层上且尽量靠近栅极信号端子。如上所述，利用第一实施方式的功率半导体模块衬底，由于栅极控制端子所在的辅助金属敷层沿晶体管芯片阵列布置方向延伸，且至少延伸到至晶体管芯片控制电极距离最短的位置，即具有均衡门极路径，因此能够减小功率半导体模块内部驱动回路的杂散电感，减小并联的功率半导体芯片的驱动回路杂散参数的不均衡程度，从而降低功率半导体模块在高速开关时的误触发风险，提高了模块运行可靠性，而且由于在均衡开关过程中并联芯片间的功率电流，从而提高了功率半导体模块的输出功率。需要说明的是，本发本文档来自技高网...

【技术保护点】
1.一种功率半导体模块衬底，其特征在于，包括：/n第一功率金属敷层，在该第一功率金属敷层上按两排平行排列有属于第一桥臂开关的N个晶体管芯片和N个二极管芯片，N为正整数；/n第二功率金属敷层，在该第二功率金属敷层上形成有第一发射极信号端子；/n第三功率金属敷层，在该第三功率金属敷层上按两排平行排列有属于第二桥臂开关的N个晶体管芯片和N个二极管芯片；/n第四功率金属敷层，在该第四功率金属敷层上形成有第二发射极信号端子；以及/n辅助金属敷层，该辅助金属敷层形成于第一功率金属敷层与第二功率金属敷层之间以及第三功率金属敷层与第四功率金属敷层之间，在该辅助金属敷层上形成有栅极信号端子，/n辅助金属敷层在晶体管芯片和二极管芯片的排列方向上延伸，至少延伸至与排列方向上位于最边缘处的晶体管芯片的控制电极正对的位置。/n

【技术特征摘要】
1.一种功率半导体模块衬底，其特征在于，包括：
第一功率金属敷层，在该第一功率金属敷层上按两排平行排列有属于第一桥臂开关的N个晶体管芯片和N个二极管芯片，N为正整数；
第二功率金属敷层，在该第二功率金属敷层上形成有第一发射极信号端子；
第三功率金属敷层，在该第三功率金属敷层上按两排平行排列有属于第二桥臂开关的N个晶体管芯片和N个二极管芯片；
第四功率金属敷层，在该第四功率金属敷层上形成有第二发射极信号端子；以及
辅助金属敷层，该辅助金属敷层形成于第一功率金属敷层与第二功率金属敷层之间以及第三功率金属敷层与第四功率金属敷层之间，在该辅助金属敷层上形成有栅极信号端子，
辅助金属敷层在晶体管芯片和二极管芯片的排列方向上延伸，至少延伸至与排列方向上位于最边缘处的晶体管芯片的控制电极正对的位置。


2.根据权利要求1所...

【专利技术属性】
技术研发人员：周宇，罗皓泽，李武华，毛赛君，沈捷，何湘宁，
申请(专利权)人：臻驱科技上海有限公司，浙江大学，
类型：发明
国别省市：上海;31