n倍驱动两输入与非门标准单元及其版图制造技术

本发明专利技术涉及n倍驱动两输入与非门标准单元及其版图，涉及半导体集成电路设计，通过由两输入与门和n倍驱动反相器共同构成n倍驱动两输入与非门，其中n为大于等于2的偶数，其中n倍驱动反相器中的PMOS与NMOS晶体管的使用个数随驱动倍数增加，而两输入与门中的PMOS与NMOS晶体管的使用个数不变，因此减少了PMOS与NMOS晶体管的使用个数，从而减小n倍驱动两输入与非门单元的版图面积，并且节省晶体管个数与驱动倍数成正比，所以减小的面积与驱动倍数成正比。

Standard unit and layout of n-fold drive two input NAND gate

【技术实现步骤摘要】
n倍驱动两输入与非门标准单元及其版图
本专利技术涉及半导体集成电路设计，尤其涉及n倍驱动两输入与非门标准单元及其版图。
技术介绍
两输入与非门标准单元(NAND2)是半导体集成电路设计中的常用标准单元。具体的，可参阅图1所示的现有技术的两输入与非门标准单元的电路示意图，图1所示的为两倍驱动的两输入与非门标准单元(NAND2_2)，由四个PMOS晶体管与四个NMOS晶体管组成(nf＝2表示2个晶体管并联)。其中，第一至第四PMOS晶体管(PMOS1至PMOS4)的源极相连接并接VDD，第一和第二PMOS晶体管(PMOS1和PMOS2)的栅极接第一输入信号A1，第三和第四PMOS晶体管(PMOS3和PMOS4)的栅极接第二输入信号A2，第一至第四PMOS晶体管(PMOS1至PMOS4)的漏极相连接，并接第一和第二NMOS晶体管(NMOS1和NMOS2)的漏极而组成NAND2_2的输出端X，第一和第二NMOS晶体管(NMOS1和NMOS2)的栅极相连接并接第一输入信号A1，第一和第二NMOS晶体管(NMOS1和NMOS2)源极接第三和第四NMOS晶体管(NMOS3和NMOS4)的漏极，第三和第四NMOS晶体管(NMOS3和NMOS4)的栅极相连接并接第二输入信号A2，第三和第四NMOS晶体管(NMOS3和NMOS4)的源极相连接并接地VSS，以此实现NAND2_2的逻辑功能。如图1所示，实现NAND2_2的逻辑功能需要晶体管数为8。且晶体管数随驱动倍数倍增，对于n倍驱动的NAND2，nf＝n，即n倍驱动的NAND2需要的晶体管的数目为4n，如对于8倍驱动的NAND2，需要晶体管数为32；对于16倍驱动的NAND2，需要晶体管数为64。如此对于n倍驱动的NAND2，其版图面积也随着驱动倍数递增。
技术实现思路
本专利技术的目的在于提供一种n倍驱动两输入与非门标准单元，以节省晶体管个数并减小的版图面积。本专利技术提供的一种n倍驱动两输入与非门标准单元，包括：两输入与门，用于接收一第一输入信号A1和一第二输入信号A2，将所述第一输入信号A1和所述第二输入信号A2作与运算后输出中间输出信号Sinter；以及n倍驱动反相器，接收所述中间输出信号Sinter，用于将所述中间输出信号Sinter作取反运算后输出最终输出信号Sf，其中n为大于等于2的偶数。更进一步的，所述两输入与门包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1。更进一步的，第一PMOS晶体管PMOS1的源极接地VSS，第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极相连接组成所述两输入与门的第一输入端，用于接收第一输入信号A1，第一PMOS晶体管PMOS1的漏极与第一NMOS晶体管NMOS1的漏极相连接组成所述两输入与门的输出端，用于输出中间输出信号Sinter，第一NMOS晶体管NMOS1的源极构成所述两输入与门的第二输入端，用于接收第二输入信号A2。更进一步的，所述两输入与门210仅包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1。更进一步的，第一PMOS晶体管PMOS1的源极接地VSS，第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极相连接组成所述两输入与门的第一输入端，用于接收第一输入信号A1，第一PMOS晶体管PMOS1的漏极与第一NMOS晶体管NMOS1的漏极相连接组成所述两输入与门的输出端，用于输出中间输出信号Sinter，第一NMOS晶体管NMOS1的源极构成所述两输入与门的第二输入端，用于接收第二输入信号A2。更进一步的，当所述第一输入信号A1为0，所述第二输入信号A2为0时，第一PMOS晶体管PMOS1导通，第一NMOS晶体管NMOS1关闭，中间输出信号Sinter等于地电压VSS，等于0；当所述第一输入信号A1为0，所述第二输入信号A2为1时，第一PMOS晶体管PMOS1导通，第一NMOS晶体管NMOS1关闭，中间输出信号Sinter等于地电压VSS，等于0；当所述第一输入信号A1为1，所述第二输入信号A2为0时，第一PMOS晶体管PMOS1关闭，第一NMOS晶体管NMOS1导通，中间输出信号Sinter等于所述第二输入信号A2，等于0；当所述第一输入信号A1为1，所述第二输入信号A2为1时，第一PMOS晶体管PMOS1关闭，第一NMOS晶体管NMOS1导通，中间输出信号Sinter等于所述第二输入信号A2，等于1。更进一步的，n倍驱动反相器包括第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2。更进一步的，第二PMOS晶体管单元PMOS2的源极连接电压端VDD，第二PMOS晶体管单元PMOS2的漏极连接第二NMOS晶体管单元NMOS2的漏极并构成n倍驱动两输入与非门标准单元的输出端X，用于输出最终输出信号Sf，第二NMOS晶体管单元NMOS2的源极接地VSS，第二NMOS晶体管单元NMOS2的栅极连接第二PMOS晶体管单元PMOS2的栅极并构成n倍驱动反相器的输入端，用于接收所述两输入与门输出的中间输出信号Sinter。更进一步的，n倍驱动反相器仅包括第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2。更进一步的，第二PMOS晶体管单元PMOS2的源极连接电压端VDD，第二PMOS晶体管单元PMOS2的漏极连接第二NMOS晶体管单元NMOS2的漏极并构成n倍驱动两输入与非门标准单元的输出端X，用于输出最终输出信号Sf，第二NMOS晶体管单元NMOS2的源极接地VSS，第二NMOS晶体管单元NMOS2的栅极连接第二PMOS晶体管单元PMOS2的栅极并构成n倍驱动反相器的输入端，用于接收所述两输入与门输出的中间输出信号Sinter。更进一步的，第二PMOS晶体管单元PMOS2包括n个PMOS晶体管并联连接，第二NMOS晶体管单元NMOS2包括n个NMOS晶体管并联连接，其中n为反相器的驱动倍数，为大于等于2的偶数。更进一步的，当所述中间输出信号Sinter为0时，第二PMOS晶体管单元PMOS2导通，第二NMOS晶体管单元NMOS2关闭，最终输出信号Sf等于电压端VDD，等于1；当所述中间输出信号Sinter为1时，第二PMOS晶体管单元PMOS2关闭，第二NMOS晶体管单元NMOS2导通，中间输出信号Sinter等于地电压VSS，等于0。更进一步的，n倍驱动两输入与非门标准单元使用的晶体管的个数m＝2+2n，其中n为两输入与非门标准单元的驱动倍数，为大于等于2的偶数。本专利技术还提供一种n倍驱动两输入与非门标准单元的版图，该n倍驱动两输入与非门标准单元包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1构成的两输入与门，由第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2构成的n倍驱动反相器，其中第二PMOS晶体管单元PMOS2包括n个PMOS晶体管并联连接，第二NMOS晶体管单元NMOS2包括n个NMOS晶体管并联连接，本文档来自技高网...

【技术保护点】
1.一种n倍驱动两输入与非门标准单元，其特征在于，包括：/n两输入与门，用于接收一第一输入信号A1和一第二输入信号A2，将所述第一输入信号A1和所述第二输入信号A2作与运算后输出中间输出信号Sinter；以及/nn倍驱动反相器，接收所述中间输出信号Sinter，用于将所述中间输出信号Sinter作取反运算后输出最终输出信号Sf，其中n为大于等于2的偶数。/n

【技术特征摘要】
1.一种n倍驱动两输入与非门标准单元，其特征在于，包括：
两输入与门，用于接收一第一输入信号A1和一第二输入信号A2，将所述第一输入信号A1和所述第二输入信号A2作与运算后输出中间输出信号Sinter；以及
n倍驱动反相器，接收所述中间输出信号Sinter，用于将所述中间输出信号Sinter作取反运算后输出最终输出信号Sf，其中n为大于等于2的偶数。


2.根据权利要求1所述的n倍驱动两输入与非门标准单元，其特征在于，所述两输入与门包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1。


3.根据权利要求2所述的n倍驱动两输入与非门标准单元，其特征在于，第一PMOS晶体管PMOS1的源极接地VSS，第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极相连接组成所述两输入与门的第一输入端，用于接收第一输入信号A1，第一PMOS晶体管PMOS1的漏极与第一NMOS晶体管NMOS1的漏极相连接组成所述两输入与门的输出端，用于输出中间输出信号Sinter，第一NMOS晶体管NMOS1的源极构成所述两输入与门的第二输入端，用于接收第二输入信号A2。


4.根据权利要求1所述的n倍驱动两输入与非门标准单元，其特征在于，所述两输入与门仅包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1。


5.根据权利要求4所述的n倍驱动两输入与非门标准单元，其特征在于，第一PMOS晶体管PMOS1的源极接地VSS，第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极相连接组成所述两输入与门的第一输入端，用于接收第一输入信号A1，第一PMOS晶体管PMOS1的漏极与第一NMOS晶体管NMOS1的漏极相连接组成所述两输入与门的输出端，用于输出中间输出信号Sinter，第一NMOS晶体管NMOS1的源极构成所述两输入与门的第二输入端，用于接收第二输入信号A2。


6.根据权利要求3或5任一项所述的n倍驱动两输入与非门标准单元，其特征在于，当所述第一输入信号A1为0，所述第二输入信号A2为0时，第一PMOS晶体管PMOS1导通，第一NMOS晶体管NMOS1关闭，中间输出信号Sinter等于地电压VSS，等于0；当所述第一输入信号A1为0，所述第二输入信号A2为1时，第一PMOS晶体管PMOS1导通，第一NMOS晶体管NMOS1关闭，中间输出信号Sinter等于地电压VSS，等于0；当所述第一输入信号A1为1，所述第二输入信号A2为0时，第一PMOS晶体管PMOS1关闭，第一NMOS晶体管NMOS1导通，中间输出信号Sinter等于所述第二输入信号A2，等于0；当所述第一输入信号A1为1，所述第二输入信号A2为1时，第一PMOS晶体管PMOS1关闭，第一NMOS晶体管NMOS1导通，中间输出信号Sinter等于所述第二输入信号A2，等于1。


7.根据权利要求1所述的n倍驱动两输入与非门标准单元，其特征在于，n倍驱动反相器包括第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2。


8.根据权利要求7所述的n倍驱动两输入与非门标准单元，其特征在于，第二PMOS晶体管单元PMOS2的源极连接电压端VDD，第二PMOS晶体管单元PMOS2的漏极连接第二NMOS晶体管单元NMOS2的漏极并构成n倍驱动两输入与非门标准单元的输出端X，用于输出最终输出信号Sf，第二NMOS晶体管单元NMOS2的源极接地VSS，第二NMOS晶体管单元NMOS2的栅极连接第二PMOS晶体管单元PMOS2的栅极并构成n倍驱动反相器的输入端，用于接收所述两输入与门输出的中间输出信号Sinter。


9.根据权利要求1所述的n倍驱动两输入与非门标准单元，其特征在于，n倍驱动反相器仅包括第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2。


10.根据权利要求9所述的n倍驱动两输入与非门标准单元，其特征在于，第二PMOS晶体管单元PMOS2的源极连接电压端VDD，第二PMOS晶体管单元PMOS2的漏极连接第二NMOS晶体管单元NMOS2的漏极并构成n倍驱动两输入与非门标准单元的输出端X，用于输出最终输出信号Sf，第二NMOS晶体管单元NMOS2的源极接地VSS，第二NMOS晶体管单元NMOS2的栅极连接第二PMOS晶体管单元PMOS2的栅极并构成n倍驱动反相器的输入端，用于接收所述两输入与门输出的中间输出信号Sinter。


11.根据权利要求7或9任一项所述的n倍驱动两输入与非门标准单元，其特征在于，第二PMOS晶体管单元PMOS2包括n个PMOS晶体管并联连接，第二NMOS晶体管单元NMOS2包括n个NMOS晶体管并联连接，其中n为反相器的驱动倍数，为大于等于2的偶数。


12.根据权利要求8或10任一项所述的n倍驱动两输入与非门标准单元，其特征在于，当所述中间输出信号Sinter为0时，第二PMOS晶体管单元PMOS2导通，第二NMOS晶体管单元NMOS2关闭，最终输出信号Sf等于电压端VDD，等于1；当所述中间输出信号Sinter为1时，第二PMOS晶体管单元PMOS2关闭，第二NMOS晶体...

【专利技术属性】
技术研发人员：虞蓓蕾，高唯欢，胡晓明，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31