一种应用于低功耗带隙基准的启动电路制造技术

本发明专利技术公开了一种低功耗带隙基准的启动电路，该电路是由两个PMOS管和八个NMOS管组成，利用带隙基准核心电路启动前后支路电流的变化，采用数字逻辑控制启动电路中下拉NMOS管NM2的栅极电位，从而有效解决了传统启动电路存在静态电流的问题，将这样的启动电路应用于带隙基准电路中，能有效降低系统静态功耗。

A starting circuit for low power bandgap reference

【技术实现步骤摘要】
一种应用于低功耗带隙基准的启动电路
本专利技术属于集成电路
，特别涉及一种低功耗带隙基准的启动电路。
技术介绍
随着CMOS工艺的进步，集成电路的发展趋势是集成度越来越高，功耗越来越低。特别是在手持设备，可穿戴电子产品中，降低电路功耗成为IC设计者的重要任务。带隙基准是模拟/混合集成电路的基础部件；有效降低带隙基准功耗，是降低IC静态功耗或待机功耗的重要途径。传统的带隙基准启动电路存在静态电流通路，不适用于低功耗/超低功耗的应用中。如图1所示，一种传统带隙基准的启动电路，在带隙基准核心电路没有启动，处于零电流工作状态时，带隙基准电路节点H处于高电平，NMOS管NM10所在支路没有电流，其栅极与NMOS管NM11栅极电压(G点)为低电平；PMOS管PM11，PM12，PM13与PM14栅极均接地，这样，NMOS管NM12栅极电位被上拉到高电位VDD，从而，NMOS管NM12导通，H节点电位被下拉，使带隙基准核心电路脱离零电流状态并启动；带隙基准核心电路启动完成之后，带隙基准电路节点H处于正常静态工作点，NMOS管NM10所在支路有电流流过；在图1结构中，电流镜NM10与NM11宽长比的比值设计的较大，如取1：20，这样NMOS管NM11电流密度较小，工作在线性区，其漏极F被拉至mV级电位，使NMOS管NM12被彻底关闭；这样启动电路与带隙基准核心电路断开，启动完成。但是在上述传统启动电路中，存在两条静态电流支路，一个是NMOS管NM10所在电流通路，一个是NMOS管NM11所在电流通路；在带隙基准核心电路完成启动之后，启动电路存在静态功耗。
技术实现思路
为了克服传统带隙基准启动电路的上述不足，本专利技术提出一种应用于低功耗带隙基准的启动电路，以期能有效解决带隙基准中传统启动电路存在静态电流的问题，从而能有效降低系统静态功耗。为达到上述专利技术目的，本专利技术采用如下技术方案：本专利技术一种应用于低功耗带隙基准的启动电路的特点包括：两个PMOS管和八个NMOS管；所述两个PMOS管依次为：第一PMOS管PM1、第二PMOS管PM2；所述八个NMOS管依次为：第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7与第八NMOS管MN8；所述第一NMOS管NM1、第二NMOS管NM2与第三NMOS管NM3的源极均接地GND；所述第三NMOS管NM3的栅极和漏极均与所述第四NMOS管NM4的源极相连；所述第四NMOS管NM4的栅极和漏极均与所述第五NMOS管NM5的源极相连；所述第五NMOS管NM5的栅极和漏极均与所述第六NMOS管NM6的源极相连；所述第六NMOS管NM6的栅极和漏极均与所述第七NMOS管NM7的源极相连；所述第七NMOS管NM7的栅极和漏极均与所述第八NMOS管NM8的源极相连；所述第八NMOS管NM8的栅极和漏极均与所述第一PMOS管PM1的栅极、所述第二PMOS管PM2的漏极以及第一NMOS管NM1的栅极共同连接于A点；所述第一PMOS管PM1的源极与所述第二PMOS管PM2的源极均连接电源VDD；所述第二NMOS管NM2的栅极与所述第一NMOS管NM1的漏极以及所述第一PMOS管PM1的漏极共同连接于B点；所述第二PMOS管PM2的栅极以及所述第二NMOS管NM2的漏极通过C点与带隙基准核心电路连接。本专利技术所述的启动电路的特点也在于，所述第二PMOS管PM2的宽长比是所述带隙基准核心电路电流镜宽长比的1/2。所述C点连接带隙基准核心电路，用于控制带隙基准核心电路从零电流工作状态到正常工作状态的转变。在启动完成之后，所述启动电路本身的静态电流接近于零。与已有技术相比，本专利技术的有益效果体现在：1、本专利技术利用带隙基准核心电路启动前后支路电流的变化，采用数字逻辑控制启动电路中下拉NMOS管NM2的栅极电位，取代了传统结构中采用电流镜电路控制的方式，从而降低了启动电路的静态功耗。2、在带隙基准核心电路启动完成之后，本专利技术启动电路本身的静态电流接近于零，从而节省了带隙基准电路的功耗，适用于低功耗/超低功耗模拟或混合信号集成电路的带隙基准中。附图说明图1是传统的启动电路原理图；图2是本专利技术的启动电路原理图。具体实施方式本实施例中，如图2所示，一种应用于低功耗带隙基准的启动电路包括：两个PMOS管和八个NMOS管；两个PMOS管依次为：第一PMOS管PM1、第二PMOS管PM2；八个NMOS管依次为：第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7与第八NMOS管MN8；第一NMOS管NM1、第二NMOS管NM2与第三NMOS管NM3的源极均接地GND；第三NMOS管NM3的栅极和漏极均与第四NMOS管NM4的源极相连；第四NMOS管NM4的栅极和漏极均与第五NMOS管NM5的源极相连；第五NMOS管NM5的栅极和漏极均与第六NMOS管NM6的源极相连；第六NMOS管NM6的栅极和漏极均与第七NMOS管NM7的源极相连；第七NMOS管NM7的栅极和漏极均与第八NMOS管NM8的源极相连；第八NMOS管NM8的栅极和漏极均与第一PMOS管PM1的栅极、第二PMOS管PM2的漏极以及第一NMOS管NM1的栅极共同连接于A点；第一PMOS管PM1的源极与第二PMOS管PM2的源极均连接电源VDD；第二NMOS管NM2的栅极与第一NMOS管NM1的漏极以及第一PMOS管PM1的漏极共同连接于B点；第二PMOS管PM2的栅极以及第二NMOS管NM2的漏极通过C点与带隙基准核心电路连接。本专利技术电路的工作原理是：在带隙基准核心电路没有启动，处于零电流工作状态时，带隙基准电路节点C为高电平VDD，这样PMOS管PM2处于截止状态。第三NMOS管NM3，第四NMOS管NM4，第五NMOS管NM5，第六NMOS管NM6，第七NMOS管NM7与第八NMOS管NM8均二极管连接，这样第八NMOS管NM8与地之间形成通路，A点会放电到零电位。第一PMOS管PM1与第一NMOS管NM1构成反相器结构，输出端B点为高电平。启动电路下拉管NM2由于栅极为高电平，处于导通状态；C点电位被下拉，使带隙基准核心电路脱离零电流状态并启动。带隙基准核心电路启动完成之后，带隙基准电路的C点处于正常静态工作点，第二PMOS管PM2处于导通状态，由于二极管连接的第三NMOS管NM3，第四NMOS管NM4，第五NMOS管NM5，第六NMOS管NM6，第七NMOS管NM7与第八NMOS管NM8工作于截止区，串联电阻非常大，从本文档来自技高网...

【技术保护点】
1.一种应用于低功耗带隙基准的启动电路，其特征包括：两个PMOS管和八个NMOS管；/n所述两个PMOS管依次为：第一PMOS管PM1、第二PMOS管PM2；/n所述八个NMOS管依次为：第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7与第八NMOS管MN8；/n所述第一NMOS管NM1、第二NMOS管NM2与第三NMOS管NM3的源极均接地GND；/n所述第三NMOS管NM3的栅极和漏极均与所述第四NMOS管NM4的源极相连；/n所述第四NMOS管NM4的栅极和漏极均与所述第五NMOS管NM5的源极相连；/n所述第五NMOS管NM5的栅极和漏极均与所述第六NMOS管NM6的源极相连；/n所述第六NMOS管NM6的栅极和漏极均与所述第七NMOS管NM7的源极相连；/n所述第七NMOS管NM7的栅极和漏极均与所述第八NMOS管NM8的源极相连；/n所述第八NMOS管NM8的栅极和漏极均与所述第一PMOS管PM1的栅极、所述第二PMOS管PM2的漏极以及第一NMOS管NM1的栅极共同连接于A点；/n所述第一PMOS管PM1的源极与所述第二PMOS管PM2的源极均连接电源VDD；/n所述第二NMOS管NM2的栅极与所述第一NMOS管NM1的漏极以及所述第一PMOS管PM1的漏极共同连接于B点；/n所述第二PMOS管PM2的栅极以及所述第二NMOS管NM2的漏极通过C点与带隙基准核心电路连接。/n...

【技术特征摘要】
1.一种应用于低功耗带隙基准的启动电路，其特征包括：两个PMOS管和八个NMOS管；
所述两个PMOS管依次为：第一PMOS管PM1、第二PMOS管PM2；
所述八个NMOS管依次为：第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7与第八NMOS管MN8；
所述第一NMOS管NM1、第二NMOS管NM2与第三NMOS管NM3的源极均接地GND；
所述第三NMOS管NM3的栅极和漏极均与所述第四NMOS管NM4的源极相连；
所述第四NMOS管NM4的栅极和漏极均与所述第五NMOS管NM5的源极相连；
所述第五NMOS管NM5的栅极和漏极均与所述第六NMOS管NM6的源极相连；
所述第六NMOS管NM6的栅极和漏极均与所述第七NMOS管NM7的源极相连；
所述第七NMOS管NM7的栅极和漏极均与所述第八NMOS管NM8的源极相连；

【专利技术属性】
技术研发人员：贾晨，王自强，张春，权磊，尹勇生，王志华，
申请(专利权)人：深圳清华大学研究院，
类型：发明
国别省市：广东;44