基于注意力机制强化学习的半导体晶片测试路径规划方法技术

本发明专利技术公开了一种基于注意力机制强化学习的半导体晶片测试路径规划方法，用于解决现有半导体晶片测试路径规划方法通用性差的技术问题。技术方案是采用软性注意力机制(Soft Attention Mechanism)的深度强化学习模型架构来训练代理人。特别采用长短期记忆架构，使状态具有记忆能力，并运用课程学习方式逐步扩大晶圆尺寸，利用迁移学习训练不同探针卡样式。本发明专利技术有效地克服了晶片扩大时模型难以训练的问题，适用于多种晶片尺寸下的应用。通过训练代理人的方式，代理人能以最少移动步数将晶片上所有晶粒测试完毕，有效减少了探针移动次数与移动距离，通用性好。

Test path planning for semiconductor wafer based on attention mechanism reinforcement learning

【技术实现步骤摘要】
基于注意力机制强化学习的半导体晶片测试路径规划方法
本专利技术涉及一种半导体晶片测试路径规划方法，特别是涉及一种基于注意力机制强化学习的半导体晶片测试路径规划方法。
技术介绍
半导体晶片在封装前会先以探针卡对晶粒进行电性测试，主要目的在于将晶圆上有瑕疵的芯粒剔除不再进行后续封装，从而避免封装材料及后续设备产能的浪费。而对于在第一次检测不合格的晶粒，会进行二次检测，此时这些稀疏分布的晶粒就需要人工介入处理，从而造成人工成本与时间的浪费。文献“授权公告号是CN103344896B中国专利技术专利”提出了一种半导体晶片的测试路径选择方法。其首先在晶片映射图上标出有效管芯与无效管芯的位置，在晶片映射图的管芯上将一多电路块针卡图重复排列并填充满晶片映射图，在晶片映射图上剔除完全占用无效管芯的多电路块针卡图，保留至少占用一个有效管芯的多电路块针卡图，把晶片映射图上留下的每个多电路块针卡图中的第一标示对应的管芯连成一条直线得到测试路径。该文献提出的方法较好的规避晶片周边的无效管芯，同时缩短了探针移动的距离。文献所述方法通过先验知识设定多电路块针卡辅助本文档来自技高网...

【技术保护点】
1.一种基于注意力机制强化学习的半导体晶片测试路径规划方法，其特征在于包括以下步骤：/n步骤一、以一个像素代表一粒晶粒，采用灰度图像将探针以及晶粒的状态用不同灰度值表示；同时为了避免影像扩增带来的状态空间呈指数性增长，采用聚焦缓解状态增长所带来的问题，将探针代理人的输入影像定为只有聚焦内部的影像；/n步骤二、探针代理人采取的动作为以自身所在位置为中心的八个方向，移动的步伐则是以晶粒为单位为1～N步，故总共有8×N种行为；聚焦代理人能采取的动作则为以自身所在位置为中心的八个方向加上不移动的选择，因此共8×N+1种行为，表示为：/na

【技术特征摘要】
1.一种基于注意力机制强化学习的半导体晶片测试路径规划方法，其特征在于包括以下步骤：
步骤一、以一个像素代表一粒晶粒，采用灰度图像将探针以及晶粒的状态用不同灰度值表示；同时为了避免影像扩增带来的状态空间呈指数性增长，采用聚焦缓解状态增长所带来的问题，将探针代理人的输入影像定为只有聚焦内部的影像；
步骤二、探针代理人采取的动作为以自身所在位置为中心的八个方向，移动的步伐则是以晶粒为单位为1～N步，故总共有8×N种行为；聚焦代理人能采取的动作则为以自身所在位置为中心的八个方向加上不移动的选择，因此共8×N+1种行为，表示为：
ac＝at(0≤t＜8×N+1)(1)
步骤三、采用累计奖励的方式为代理人进行奖励计算，通过n-stepsTD-error的方式更新价值函数V(s)；
设状态与序列为：st,Rt+1,st+1,Rt+2,...，Gt:t+n为时间t行动n步后得到的累计奖励，称为TD-target，折扣率为γ，介于0-1之间，用公式表示为：
若st+n为non-terminalstate:
Gt:t+n＝Rt+1+γRt+2+...+γn-1Rt+n+γnV(st+n)(2)
若st+n为terminalstate:
Gt:t+n＝Rt+1+γRt+2+...+γn-1Rt+n(3)
步骤四、探针网络透过LSTM网络架构将每一次的隐藏状态串起来，直到探针回合结束再将隐藏状态初始化；首先由环境获得影像x1再经由卷积神经网络提取影像特征图，SoftAttentionMechanism将特征图与初始化的隐藏状态h0进行数据整合产生出Z1，接着将其送入LSTM网络中，并输出下一个隐藏状态h1作为Actor和Critic网络的输入，LSTM中产出的下一个历史状态会继续传入下一...

【专利技术属性】
技术研发人员：史豪斌，吴海波，高彪，朱金辉，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：陕西;61