改善临界尺寸一致性的方法与系统技术方案

本发明专利技术实施例涉及改善临界尺寸一致性的方法与系统。一种方法包含：接收掩模的图案布局；收缩所述图案布局以形成收缩图案；确定所述收缩图案内的多个特征的每一个的中心线；和使所述多个特征的每一个的所述中心线与栅格贴齐。所述栅格表示掩模制造工具的最小分辨率大小。所述方法进一步包含：在将使多个特征的每一个的所述中心线与所述栅格贴齐之后，使用所述收缩图案来制造所述掩模。

Methods and systems for improving critical dimension consistency

【技术实现步骤摘要】
改善临界尺寸一致性的方法与系统
本专利技术实施例是有关改善临界尺寸一致性的方法与系统。
技术介绍
可使用各种光刻技术来形成集成电路。这些技术通常涉及透过图案化光罩来使光阻层暴露于光源。一般来说，形成到光阻层上的最终图案无法完全匹配形成光罩中的图案所依的图案。这是由各种光刻程序参数(例如光源的分辨率)引起的。重要的是确保最终印刷图案与设计图案不会相差太远，否则电路的功能性将受负面影响。通常，电路设计者将目标图案发送到掩模制造厂。目标图案通常定义为形成所要图案的若干多边形特征。接着，掩模制造厂可产生与目标图案相关联的初始布局图案。接着，掩模制造厂可将各种光刻模型应用于目标图案以产生优化布局图案。接着，可使用优化布局图案来制造掩模。接着，在光刻程序中使用所制造的掩模来形成光阻层上的所要图案。在一些实例中，期望采用图案且收缩所述图案以产生稍小电路。例如，可期望产生具有为原始图案的大小的98％的大小的收缩图案。期望借此使图案的布局和因此随后形成的掩模不受负面影响。
技术实现思路
本专利技术的一实施例涉及一种方法，其包括本文档来自技高网...

【技术保护点】
1.一种制造掩模的方法，其包括：/n接收掩模的图案布局；/n收缩所述图案布局以形成收缩图案；/n确定所述收缩图案内的多个特征的每一个的中心线；/n使所述多个特征的每一个的所述中心线与栅格贴齐，所述栅格表示掩模制造工具的最小分辨率大小；和/n在使所述多个特征的每一个的所述中心线与所述栅格贴齐之后，使用所述收缩图案来制造所述掩模。/n

【技术特征摘要】
20180814 US 62/718,805;20181030 US 16/175,6871.一种制造掩模的方法，其包括：
接收掩模的图案布局；
收缩所述图案布局以形成收缩图案；
确定所述收缩图案内的多个特征的每一个的中心线；
使所述多个特征的每一个的所述中心线与栅格贴齐，所述栅格表示掩模制造工具的最小分辨率大小；和
在使所述多个特征的每一个的所述中心线与所述栅格贴齐之后，使用所述收缩图案来制造所述掩模。


2.根据权利要求1所述的方法，其进一步包括：调整所述多个特征的特征的临界尺寸以达到预定临界尺寸。


3.根据权利要求2所述的方法，其中所述预定临界尺寸为所述掩模制造工具的所述最小分辨率大小的整数倍。


4.根据权利要求1所述的方法，其中所述掩模制造工具的所述最小分辨率大小在约0.1纳米到约0.3纳米的范围内。


5.根据权利要求1所述的方法，其中使所述多个特征的每一个的所述中心线与所述栅格贴齐包括：使所述多个特征的第一子集在垂直于所述中心线的第一方向上移位和使所述多个特征的第二子集在与所述第一方向相反的第二方向上移位。


6.根据权利要求1所述的方法，其...

【专利技术属性】
技术研发人员：陆埼达，蔡启铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71