【技术实现步骤摘要】
输出驱动器、以及具有其的半导体存储器设备和存储器系统相关申请的交叉引用本申请要求对于2018年8月6日在韩国知识产权局提交的韩国专利申请No.10-2018-0091246的优先权，其公开内容通过引用整体并入本文。
本专利技术构思的示例性实施例涉及输出驱动器、以及具有该输出驱动器的半导体存储器设备和存储器系统。
技术介绍
存储器系统可以包括半导体存储器设备和存储器控制器。半导体存储器设备和存储器控制器可以使用低电压摆动终止逻辑(low-voltageswing-terminatedlogic，LVSTL)输入和输出(input-and-output，IO)接口接收或输出数据。根据LVSTLIO接口，当半导体存储器设备和存储器控制器中的每一个输出数据时，半导体存储器设备和存储器控制器中的每一个可以使用包括用于驱动高电平数据的上拉n沟道金属氧化物半导体(n-channelmetal-oxide-semiconductor，NMOS)驱动器和用于驱动低电平数据的下拉NMOS驱动器的输出驱动器生成输出数据。<...
【技术保护点】
1.一种输出驱动器，包括：/n预驱动器，被配置为接收驱动器控制代码以在执行读取操作的同时响应于数据而生成上拉控制信号或下拉控制信号；/n片上终止控制器，被配置为接收第一片上终止控制代码以在执行写入操作的同时响应于片上终止使能信号而生成第一片上终止控制信号；和/n主驱动器，包括上拉n沟道金属氧化物半导体(NMOS)驱动器和下拉NMOS驱动器，/n其中，上拉NMOS驱动器被配置为在执行读取操作的同时响应于上拉控制信号而生成高电平输出数据，/n其中，上拉NMOS驱动器进一步配置为在执行写入操作的同时响应于第一片上终止控制信号而利用低于或等于输出电源电压的第一高电压来终止高电平输入...
【技术特征摘要】
20180806 KR 10-2018-00912461.一种输出驱动器，包括：
预驱动器，被配置为接收驱动器控制代码以在执行读取操作的同时响应于数据而生成上拉控制信号或下拉控制信号；
片上终止控制器，被配置为接收第一片上终止控制代码以在执行写入操作的同时响应于片上终止使能信号而生成第一片上终止控制信号；和
主驱动器，包括上拉n沟道金属氧化物半导体(NMOS)驱动器和下拉NMOS驱动器，
其中，上拉NMOS驱动器被配置为在执行读取操作的同时响应于上拉控制信号而生成高电平输出数据，
其中，上拉NMOS驱动器进一步配置为在执行写入操作的同时响应于第一片上终止控制信号而利用低于或等于输出电源电压的第一高电压来终止高电平输入数据，并且利用第一高电压与接地电压之间的第一低电压来终止低电平输入数据，并且
其中，下拉NMOS驱动器被配置为在执行读取操作的同时响应于下拉控制信号而生成低电平输出数据。
2.如权利要求1所述的输出驱动器，其中，施加到上拉NMOS驱动器的输出电源电压低于或等于施加到预驱动器的内部电源电压。
3.如权利要求2所述的输出驱动器，其中：
上拉NMOS驱动器包括输出电源电压与数据端子之间并联连接的预定数量的第一NMOS晶体管，其中，第一NMOS晶体管中的每一个NMOS晶体管响应于上拉控制信号或第一片上终止控制信号而导通或截止，并且
下拉NMOS驱动器包括数据端子与接地电压之间并联连接的预定数量的第二NMOS晶体管，其中，第二NMOS晶体管中的每一个NMOS晶体管响应于下拉控制信号而导通或截止。
4.如权利要求3所述的输出驱动器，其中：
片上终止控制器响应于非目标写入命令或非目标读取命令而被使能，并且接收第二片上终止控制代码以响应于所述片上终止使能信号生成第二片上终止控制信号，并且
第二NMOS晶体管响应于所述第二片上终止控制信号而导通或截止，并且利用接地电压来终止低电平输入数据并且利用第一高电压与接地电压之间的第二高电压来终止高电平输入数据。
5.如权利要求4所述的输出驱动器，其中：
输出驱动器进一步包括：上拉片上终止电阻器，被配置为响应于第一片上终止控制信号而利用第一高电压来终止高电平输入数据并且利用第一低电压来终止低电平输入数据，并且
上拉NMOS驱动器不响应于第一片上终止控制信号。
6.如权利要求4所述的输出驱动器，其中：
输出驱动器进一步包括：下拉片上终止电阻器，被配置为响应于第二片上终止控制信号而利用接地电压来终止低电平输入数据并且利用第二高电压来终止高电平输入数据，并且
下拉NMOS驱动器不响应于第二片上终止控制信号。
7.一种半导体存储器设备，包括：
命令和地址生成器，被配置为解码反相芯片选择信号以及包括在命令和地址中的命令信号以生成写入命令或读取命令，并且生成包括在命令和地址中的地址信号作为行地址或者列地址；
延迟控制信号生成器，被配置为响应于写入命令而生成使用写入延迟的值激活并且使用写入延迟的值和突发长度的值停用的片上终止使能信号，并且响应于读取命令而生成使用读取延迟的值激活并且使用读取延迟的值和突发长度的值停用的读取控制信号；
存储器单元阵列，包括多个存储器单元并且被配置为从响应于行地址和列地址而选择的存储器单元接收数据或向其输出数据；
片上终止控制器，被配置为接收第一片上终止控制代码以响应于写入命令和片上终止使能信号而生成第一片上终止控制信号；
预驱动器，被配置为响应于读取控制信号而被使能，并且响应于从存储器单元阵列输出的数据而生成作为上拉控制信号或下拉控制信号的驱动器控制代码；和
主驱动器，包括上拉n沟道金属氧化物半导体(NMOS)驱动器和下拉NMOS驱动器，
其中，上拉NMOS驱动器被配置为响应于上拉控制信号而生成高电平输出数据，或者响应于第一片上终止控制信号而利用低于或等于输出电源电压的第一高电压来终止高电平输入数据，并且利用第一高电压与接地电压之间的第一低电压来终止低电平输入数据，并且
下拉NMOS驱动器被配置为响应于下拉控制信号而生成低电平输出数据。
8.如权利要求7所述的半导体存储器设备，其中，施加到上拉NMOS驱动器的输出电源电压低于或等于施加到预驱动器的内部电源电压。
9.如权利要求8所述的半导体存储器设备，其中：
上拉NMOS驱动器包括输出电源电压与数据端子之间并联连接的预定数量的第一NMOS晶体管，其中，第一NMOS晶体管中的每一个NMOS晶体管响应于上拉控制信号或第一片上终止控制信号而导通或截止，并且
下拉NMOS驱动器包括数据端子与接地电压之间并联连接的预定数量的第二NMOS晶体管，其中，第二NMOS晶体管中的每一个NMOS晶体管响应于下拉控制信号而导通或截止。
10.如权利要求9所述的半导体存储器设备，其中：
命令和地址生成器解码命令信号以进一步生成非目标写入命令或非目标读取命令，
延迟控制信号生成器响应于非目标写入命令或非目标读取命令而生成使用写入延迟的值激活并且使用写入延迟的值或读取延迟的值和突发长度的值停用的片上终止使能信号，
片上终止控制器响应于非目标写入命令或非目标读取命令而被使能，并且接收第二片上终止控制代码以响应于片上终止使能信号而...
【专利技术属性】
技术研发人员：孙永训，崔桢焕，玄锡勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。