双倍数据速率同步动态随机存取存储器（“DDR SDRAM”）数据选通信号校准制造技术

在设备中对在SDRAM数据选通(“DQS”)信号和数据(“DQ”)信号之间的相位偏移进行校准时，对数据信号驱动器电路阻抗进行调整以在执行系统级存储器测试时削弱DQ信号通道上的阻抗匹配。在存储器测试期间，相位偏移会逐步通过范围，并针对每个测试确定错误计数。存储器测试可以仿真设备的任务模式操作。在存储器测试之后，确定与最低错误计数相对应的最佳相位偏移。在设备的后续任务模式操作中，DQS信号可以关于DQ信号延迟与最佳相位偏移相对应的值。

Double data rate synchronous dynamic random access memory (DDR SDRAM) data strobe calibration

【技术实现步骤摘要】
【国外来华专利技术】双倍数据速率同步动态随机存取存储器(“DDRSDRAM”)数据选通信号校准
技术介绍
诸如台式计算机、膝上型计算机或平板电脑、智能电话、便携式数字助理、便携式游戏控制台等的计算设备包括一个或多个处理器(比如中央处理单元、图形处理单元、数字信号处理器等)以及一个或多个存储器。为了提升较高吞吐量，这样的存储器可以是能够进行高速操作的类型，比如双倍数据速率同步动态随机存取存储器(“DDRSDRAM”)。同步DRAM或SDRAM利用源同步存储器接口，其中依赖数据传送期间的数据源(“DQ”)信号来提供由数据传送的目标使用的数据选通(“DQS”)信号，以在数据信号正在数据线(通道)上向目标传送时来捕获这样的数据信号。在DDRSDRAM中，通过DQS信号的上升沿和下降沿二者来将DQ信号采样(即，锁存)在目标处。电路布线的密集走线可能提升相邻布线(包括那些携带DQ和DQS信号的布线)之间的串扰。阻抗不匹配也可能对DQ和DQS信号产生不利影响，比如环回(ring-back)噪声。串扰、环回噪声和其它不利影响可以引起存储器系统中的数据错误。在其具有最大完整性的时间点处对本文档来自技高网...

【技术保护点】
1.一种用于控制存储器系统校准的方法，包括：/n对数据信号驱动器电路进行调整，以在多个系统级存储器测试期间削弱数据信号通道上的阻抗匹配；/n使用存储器控制器和同步动态随机存取存储器(“SDRAM”)来执行所述多个系统级存储器测试，每个存储器测试与在所述数据信号通道上的在数据选通信号和数据信号之间的多个相位偏移值中的一个相位偏移值相对应，每个存储器测试包括：/n将针对所述存储器控制器的数据选通信号延迟设置为与所述多个相位偏移值中的一个相位偏移值相对应；/n在所述数据信号通道上向所述SDRAM写入多个数据字；/n在所述数据信号通道上从所述SDRAM读取所述多个数据字；以及/n确定针对所述存储器测试...

【技术特征摘要】
【国外来华专利技术】20170703 US 15/640,8551.一种用于控制存储器系统校准的方法，包括：
对数据信号驱动器电路进行调整，以在多个系统级存储器测试期间削弱数据信号通道上的阻抗匹配；
使用存储器控制器和同步动态随机存取存储器(“SDRAM”)来执行所述多个系统级存储器测试，每个存储器测试与在所述数据信号通道上的在数据选通信号和数据信号之间的多个相位偏移值中的一个相位偏移值相对应，每个存储器测试包括：
将针对所述存储器控制器的数据选通信号延迟设置为与所述多个相位偏移值中的一个相位偏移值相对应；
在所述数据信号通道上向所述SDRAM写入多个数据字；
在所述数据信号通道上从所述SDRAM读取所述多个数据字；以及
确定针对所述存储器测试的错误计数，所述错误计数指示在从所述SDRAM读取的所述多个数据字与向所述SDRAM写入的所述多个数据字之间的数据不匹配错误；
在所述多个系统级存储器测试之后，确定与在所述多个系统级存储器测试之中的最低错误计数相对应的最佳相位偏移值；以及
将针对所述存储器控制器的所述数据选通信号延迟设置为与所述最佳相位偏移值相对应。


2.根据权利要求1所述的方法，其中，所述多个数据字模仿任务模式数据业务。


3.根据权利要求2所述的方法，其中，所述任务模式数据业务是基于一个或多个应用的。


4.根据权利要求1所述的方法，其中，对数据信号驱动器电路进行调整包括：
确定较高存储器测试错误计数与较高数据信号驱动器电路阻抗相对应还是与较低数据信号驱动器电路阻抗相对应；
响应于关于较高存储器测试错误计数与较高数据信号驱动器电路阻抗相对应的确定，来增大所述数据信号驱动器电路阻抗；以及
响应于关于较高存储器测试错误计数与较低数据信号驱动器电路阻抗相对应的确定，来减小所述数据信号驱动器电路阻抗。


5.根据权利要求1所述的方法，其中，确定与最低错误计数相对应的最佳相位偏移值包括：
确定多个存储器测试通过范围；以及
从所述多个存储器测试通过范围中的最大存储器测试通过范围选择出所述最佳相位偏移值。


6.根据权利要求1所述的方法，其中，所述SDRAM包括双倍数据速率SDRAM(“DDRSDRAM”)。


7.根据权利要求1所述的方法，其中，所述存储器系统是包括在便携式计算设备(“PCD”)中的。


8.根据权利要求7所述的方法，其中，所述PCD包括以下各项中的至少一项：移动电话、个人数字助理、寻呼机、智能电话、导航设备以及具有无线连接或链路的手持计算机。


9.根据权利要求1所述的方法，其中，对所述数据信号驱动器电路进行调整，执行所述多个系统级存储器测试，确定最佳相位偏移值以及设置所述数据选通信号延迟是在对所述PCD的引导期间执行的。


10.根据权利要求1所述的方法，其中，对所述数据信号驱动器电路进行调整，执行所述多个系统级存储器测试，确定最佳相位偏移值以及设置所述数据选通信号延迟是在对所述PCD的制造期间执行的。


11.一种用于存储器系统校准的系统，所述系统包括：
存储器系统，其包括存储器控制器和同步动态随机存取存储器(“SDRAM”)；以及
一个或多个处理器，其被配置为进行以下操作：
对数据信号驱动器电路进行调整，以在多个系统级存储器测试期间削弱数据信号通道上的阻抗匹配；
执行所述多个系统级存储器测试，每个存储器测试与在所述数据信号通道上的在数据选通信号和数据信号之间的多个相位偏移值中的一个相位偏移值相对应，所述一个或多个处理器被配置为针对每个存储器测试来进行以下操作：
将针对所述存储器控制器的数据选通信号延迟设置为与所述多个相位偏移值中的一个相位偏移值相对应；
在所述数据信号通道上向所述SDRAM写入多个数据字；
在所述数据信号通道上从所述SDRAM读取所述多个数据字；以及
确定针对所述存储器测试的错误计数，所述错误计数指示在从所述SDRAM读取的所述多个数据字与向所述SDRAM写入的所述多个数据字之间的数据不匹配错误；
在所述多个系统级存储器测试之后，确定与在所述多个系统级存储器测试之中的最低错误计数相对应的最佳相位偏移值；以及
将针对所述存储器控制器的所述数据选通信号延迟设置为与所述最佳相位偏移值相对应。


12.根据权利要求11所述的系统，其中，所述多个数据字模仿任务模式数据业务。


13.根据权利要求12所述的系统，其中，所述任务模式数据业务是基于一个或多个应用的。


14.根据权利要求11所述的系统，其中，所述一个或多个处理器被配置为通过被配置为进行以下操作来对数据信号驱动器电路进行调整：
确定较高存储器测试错误计数与较高数据信号驱动器电路阻抗相对应还是与较低数据信号驱动器电路阻抗相对应；
响应于关于较高存储器测试错误计数与较高数据信号驱动器电路阻抗相对应的确定，来增大所述数据信号驱动器电路阻抗；以及
响应于关于较高存储器测试错误计数与较低数据信号驱动器电路阻抗相对应的确定，来减小所述数据信号驱动器电路阻抗。


15.根据权利要求11所述的系统，其中，所述一个或多个处理器被配置为通过被配置为进行以下操作来确定与最低错误计数相对应的最佳相位偏移值：
确定多个存储器测试通过范围；以及
从所述多个存储器测试通过范围中的最大存储器测试通过范围选择出所述最佳相位偏移值。


16.根据权利要求11所述的系统，...

【专利技术属性】
技术研发人员：L·N·加米尼，S·慕克吉，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US