改善尖端放电缺陷的方法及半导体器件的制造方法技术

本发明专利技术提供了一种改善尖端放电缺陷的方法及半导体器件的制造方法，所述改善尖端放电缺陷的方法包括：提供晶圆结构，所述晶圆结构具有器件区和包围所述器件区的边缘区；形成图案化的光刻胶层于所述晶圆结构上，所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述边缘区向外凸出的边棱；以及，以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀。本发明专利技术的技术方案使得晶圆结构的边缘区上的尖端放电缺陷得到改善，避免导致晶圆结构的器件区的损伤，从而使得产品良率得到提高。

Methods of improving discharge defects at the tip and manufacturing methods of semiconductor devices

【技术实现步骤摘要】
改善尖端放电缺陷的方法及半导体器件的制造方法
本专利技术涉及集成电路制造领域，特别涉及一种改善尖端放电缺陷的方法及半导体器件的制造方法。
技术介绍
集成电路制造工艺包含针对单片晶圆的传统集成电路工艺(normalIC)和至少两片晶圆键合的三维集成工艺(3D-IC)。在传统集成电路工艺中，通孔(via)刻蚀是一种应用于后段制程(BEOLprocess)的常见工艺，一般会刻蚀绝缘层(dielectricfilm)，并且打开前层金属层(metalline)为后续的金属线连接做准备；在三维集成工艺中，硅通孔(TSV，ThroughSiliconVia)刻蚀是一种应用于穿透晶圆的工艺，一般会刻蚀硅基底和各绝缘层，并且打开下层晶圆的金属层，为各层晶圆之间的金属线连接做准备。上述的通孔刻蚀和硅通孔刻蚀工艺通常是利用刻蚀时的电场引导等离子体(plasma)在晶圆表面进行方向性刻蚀。在刻蚀的过程中，晶圆的边缘区域上没有覆盖光刻胶或者仅部分区域覆盖光刻胶，而晶圆的边缘区域的表面存在很多如颗粒(particle)、剥落(peeling)和破损(filmbro本文档来自技高网...

【技术保护点】
1.一种改善尖端放电缺陷的方法，用于改善晶圆边缘的尖端放电缺陷，其特征在于，包括：/n提供晶圆结构，所述晶圆结构具有器件区和包围所述器件区的边缘区；/n形成图案化的光刻胶层于所述晶圆结构上，所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述边缘区向外凸出的边棱；以及，/n以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀。/n

【技术特征摘要】
1.一种改善尖端放电缺陷的方法，用于改善晶圆边缘的尖端放电缺陷，其特征在于，包括：
提供晶圆结构，所述晶圆结构具有器件区和包围所述器件区的边缘区；
形成图案化的光刻胶层于所述晶圆结构上，所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述边缘区向外凸出的边棱；以及，
以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀。


2.如权利要求1所述的改善尖端放电缺陷的方法，其特征在于，所述晶圆结构为一片晶圆，所述晶圆的边缘区包括待修整且远离所述器件区的外侧区域以及被所述外侧区域包围在内且与所述器件区相接的内侧区域，在形成所述图案化的光刻胶层于所述晶圆上之前，先对所述晶圆的边缘区的外侧区域进行修整，以使得所述器件区和所述边缘区的内侧区域的顶面高于所述边缘区的外侧区域的顶面而构成台阶，所述图案化的光刻胶层至少覆盖所述台阶的背向所述器件区的侧壁以及所述侧壁的顶部所连接的边棱和所述侧壁的底部所连接的边棱；或者，所述晶圆结构至少包括键合在一起的顶层晶圆和底层晶圆，在形成所述图案化的光刻胶层于所述顶层晶圆上之前，先对所述顶层晶圆的边缘区进行修整，且修整的深度至少达到所述顶层晶圆的底面，以使得所述顶层晶圆相对所述底层晶圆内缩而构成台阶，所述图案化的光刻胶层至少覆盖所述台阶的背向所述器件区的侧壁以及所述侧壁的顶部所连接的边棱和所述侧壁的底部所连接的边棱。


3.如权利要求2所述的改善尖端放电缺陷的方法，其特征在于，形成所述图案化的光刻胶层于所述晶圆结构上的步骤包括：
形成光刻胶层于所述晶圆结构上，所述光刻胶层覆盖所述器件区和所述边缘区；
对所述器件区上的所述光刻胶层进行曝光，且同时至少使覆盖在所述...

【专利技术属性】
技术研发人员：邹文，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42