【技术实现步骤摘要】
鳍式晶体管的多晶硅栅截断的工艺方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种鳍式晶体管(FinFETtransistor)的多晶硅栅截断的工艺方法。
技术介绍
现有鳍式晶体管逻辑芯片工艺中，需要拉高多晶硅栅高度以配合后续工艺需求，多晶硅栅的高度的增加会造成多晶硅栅截断工艺流程时的的窗口不足，可能引发后续组件短路问题。如图1A至图1B所示，是现有鳍式晶体管的多晶硅栅截断的工艺方法各步骤中的器件结构示意图；现有鳍式晶体管的多晶硅栅截断的工艺方法包括如下步骤：步骤一、如图1A所示，提供半导体衬底101，所述半导体衬底101上包括多晶硅栅形成区域102以及无多晶硅栅区域103。在所述多晶硅栅形成区域102形成多个由所述半导体衬底101被刻蚀后形成的鳍体104，各所述鳍体104之间形成有第一凹槽。各所述鳍体104都呈条状结构且互相平行。在所述无多晶硅栅区域103不包括所述鳍体104且形成有第二凹槽；所述第二凹槽的深度和所述第一凹槽的深度相同。所述半导体衬底101包括硅衬底。步骤二、如...
【技术保护点】
1.一种鳍式晶体管的多晶硅栅截断的工艺方法，其特征在于，包括如下步骤：/n步骤一、提供半导体衬底，所述半导体衬底上包括多晶硅栅形成区域以及无多晶硅栅区域；/n在所述多晶硅栅形成区域形成多个由所述半导体衬底被刻蚀后形成的鳍体，各所述鳍体之间形成有第一凹槽；/n在所述无多晶硅栅区域不包括所述鳍体且形成有第二凹槽；所述第二凹槽的深度和所述第一凹槽的深度相同；/n步骤二、在所述第一凹槽和所述第二凹槽中填充第一绝缘层；/n步骤三、采用定义多晶硅栅截断区域的第一光罩相反的第二光罩进行定义，在第二凹槽中所述第一绝缘层的顶部形成第一掩膜层；/n步骤四、以所述第一掩膜层为掩膜进行所述第一绝缘...
【技术特征摘要】
1.一种鳍式晶体管的多晶硅栅截断的工艺方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，所述半导体衬底上包括多晶硅栅形成区域以及无多晶硅栅区域；
在所述多晶硅栅形成区域形成多个由所述半导体衬底被刻蚀后形成的鳍体，各所述鳍体之间形成有第一凹槽；
在所述无多晶硅栅区域不包括所述鳍体且形成有第二凹槽；所述第二凹槽的深度和所述第一凹槽的深度相同；
步骤二、在所述第一凹槽和所述第二凹槽中填充第一绝缘层；
步骤三、采用定义多晶硅栅截断区域的第一光罩相反的第二光罩进行定义，在第二凹槽中所述第一绝缘层的顶部形成第一掩膜层；
步骤四、以所述第一掩膜层为掩膜进行所述第一绝缘层的回刻以定义所述鳍体的高度，使所述第一掩膜层覆盖区域外的所述第一绝缘层的表面位于所述鳍体的顶部表面之下；在所述第二凹槽中，在所述第一掩膜层覆盖区域两侧形成有由所述第一绝缘层回刻后形成的第三凹槽，由所述第三凹槽之间的所述第一绝缘层组成多晶硅刻蚀阻障层；之后，去除所述第一掩膜层；
步骤五、形成多晶硅栅，所述多晶硅栅填充在各所述第一凹槽的所述第一绝缘层顶部区域以及所述第三凹槽中并延伸到所述第一凹槽和所述第二凹槽外；
步骤六、采用所述第一光罩进行定义将所述多晶硅栅截断区域打开，进行多晶硅刻蚀将所述多晶硅刻蚀阻障层顶部的所述多晶硅栅都去除实现所述多晶硅栅的截断。
2.如权利要求1所述的鳍式晶体管的多晶硅栅截断的工艺方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求1所述的鳍式晶体管的多晶硅栅截断的工艺方法，其特征在于：步骤一中，在进行所述鳍体的刻蚀工艺之前还包括在所述鳍体表面形成第一硬掩膜层的步骤，所述第一硬掩膜层的形成区域由光刻工艺定义，所述鳍体的刻蚀工艺的刻蚀区域由所述第一硬掩膜层定义。
4.如权利要求3所述的鳍式晶体管的多晶硅栅截断的工艺方法，其特征在于：所述第一硬掩膜层由氮化层组成或者由氧化层和氮化层叠加而成。
5.如权利要求4所述的鳍式晶体管的多晶硅栅截断的工艺方法，其特征在于：步骤二中，所述第一绝缘层由氧化层组成。
6.如权利要求5所述的鳍式晶体管的多晶硅栅截断的工艺方法，其特征在于：步骤二包括如下分步骤：<...
【专利技术属性】
技术研发人员：李镇全，陈颖儒，刘立尧，胡展源，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。