接口电路、微机电声学传感器和接口电路的驱动方法技术

本发明专利技术实施例公开了一种接口电路、微机电声学传感器和接口电路的驱动方法。接口电路包括输入级器件和放大器，输入级器件的输入端和接口电路的输入端之间串接第一选通开关，输入级器件的输入端连接第一接地开关；放大器的第一输入端和输入级器件的输出端之间串接第一电容，放大器的第一输入端连接第二接地开关；放大器的第二输入端、输出端和第二电容连接至少两个第二选通开关，至少两个第二选通开关的导通或断开调节第二电容在放大器的第二输入端以及输出端之间的连接关系；第二电容的第一电极连接放大器的输出端，第二电容的第二电极连接第三接地开关。本发明专利技术实施例抑制了接口电路的噪声，提高了输出信号的信噪比。

Driving method of interface circuit, micro electro acoustic sensor and interface circuit

【技术实现步骤摘要】
接口电路、微机电声学传感器和接口电路的驱动方法
本专利技术实施例涉及电子电路
，尤其涉及一种接口电路、微机电声学传感器和接口电路的驱动方法。
技术介绍
随着电子电路技术的发展，微机电声学传感器(例如麦克风)作为一种声音信号转换为电信号的装置，广泛应用于手机、电脑、平板电脑、音频记录仪、电话会议系统等客户应用中。在现有技术中，微机电声学传感器包括MEMS(Micro-Electro-MechanicalSystem)声学芯片和专用集成电路(ASIC，ApplicationSpecificIntegratedCircuit)，专用集成电路包括接口电路。微机电声学传感器的噪声来源主要是MEMS声学芯片和接口电路，虽然现有技术中已经采用了较多的噪声抑制手段，然而微机电声学传感器仍然存在较大的噪声干扰，不能满足人们对声学传感器的高信噪比的要求。
技术实现思路
本专利技术实施例提供一种接口电路、微机电声学传感器和接口电路的驱动方法，以抑制接口电路的噪声，提高输出信号的信噪比。第一方面，本专利技术实施例提供了一种接口电路，包括：输入级器件，包括输入端和输出端，所述输入级器件的输入端和所述接口电路的输入端之间串接第一选通开关，所述输入级器件的输入端连接第一接地开关，所述输入级器件用于由高阻抗到低阻抗的阻抗转换；放大器、第一电容和第二电容，所述放大器包括第一输入端、第二输入端和输出端；所述放大器的第一输入端和所述输入级器件的输出端之间串接所述第一电容，所述放大器的第一输入端连接第二接地开关；所述放大器的输出端连接所述接口电路的输出端；所述放大器的第二输入端、输出端和所述第二电容连接至少两个第二选通开关，所述至少两个第二选通开关的导通或断开调节所述第二电容在所述放大器的第二输入端以及输出端之间的连接关系；所述第二电容的第一电极连接所述放大器的输出端，所述第二电容的第二电极连接第三接地开关。可选地，所述至少两个第二选通开关包括第二甲选通开关和第二乙选通开关；所述第二甲选通开关的第一端和所述第二乙选通开关的第一端连接，并连接所述放大器的第二输入端；所述第二甲选通开关的第二端连接所述第三接地开关；所述第二乙选通开关的第二端连接所述放大器的输出端。可选地，所述第一接地开关还包括控制端，所述第一接地开关的控制端接入第一时钟周期信号；所述第二接地开关还包括控制端，所述第二接地开关的控制端接入所述第一时钟周期信号；所述第二甲选通开关还包括控制端，所述第二甲选通开关的控制端接入所述第一时钟周期信号；所述第一选通开关还包括控制端，所述第一选通开关的控制端接入第二时钟周期信号；所述第二乙选通开关还包括控制端，所述第二乙选通开关的控制端接入所述第二时钟周期信号；所述第三接地开关还包括控制端，所述第三接地开关的控制端接入所述第二时钟周期信号。可选地，所述第一选通开关包括并联连接的第一PMOS和第一NMOS，所述第一PMOS的源极和所述第一NMOS的漏极连接，并作为所述第一选通开关的第一端；所述第一PMOS的漏极和所述第一NMOS的源极连接，并作为所述第一选通开关的第二端；所述第一PMOS的栅极和所述第一NMOS的栅极接入时钟信号；可选地，所述第二选通开关包括并联连接的第二PMOS和第二NMOS，所述第二PMOS的源极和所述第二NMOS的漏极连接，并作为所述第二选通开关的第二端；所述第二PMOS的漏极和所述第二NMOS的源极连接，并作为所述第二选通开关的第二端；所述第二PMOS的栅极和所述第二NMOS的栅极接入时钟信号。可选地，所述第一接地开关包括并联连接的第三PMOS和第三NMOS，所述第三PMOS的源极和所述第三NMOS的漏极连接，并作为所述第一接地开关的第一端；所述第三PMOS的漏极和所述第三NMOS的源极连接，并作为所述第一接地开关的第二端；所述第三PMOS的栅极和所述第三NMOS的栅极接入时钟信号；或者，所述第一接地开关包括第三NMOS，所述第三NMOS的漏极作为所述第一接地开关的第一端，所述第三NMOS的源极作为所述第一接地开关的第二端，所述第三NMOS的栅极接入时钟信号；可选地，所述第二接地开关包括并联连接的第四PMOS和第四NMOS，所述第四PMOS的源极和所述第四NMOS的漏极连接，并作为所述第二接地开关的第一端；所述第四PMOS的漏极和所述第四NMOS的源极连接，并作为所述第二接地开关的第二端；所述第四PMOS的栅极和所述第四NMOS的栅极接入时钟信号；或者，所述第二接地开关包括第四NMOS，所述第四NMOS的漏极作为所述第二接地开关的第一端，所述第四NMOS的源极作为所述第二接地开关的第二端，所述第四NMOS的栅极接入时钟信号；可选地，所述第三接地开关包括并联连接的第五PMOS和第五NMOS，所述第五PMOS的源极和所述第五NMOS的漏极连接，并作为所述第三接地开关的第一端；所述第五PMOS的漏极和所述第五NMOS的源极连接，并作为所述第三接地开关的第二端；所述第五PMOS的栅极和所述第五NMOS的栅极接入时钟信号；或者，所述第三接地开关包括第五NMOS，所述第五NMOS的漏极作为所述第三接地开关的第一端，所述第五NMOS的源极作为所述第三接地开关的第二端，所述第五NMOS的栅极接入时钟信号。可选地，所述输入级器件包括第六PMOS；所述第六PMOS的栅极作为所述输入级器件的输入端；所述第六PMOS的源极与所述电源输入端连接，且作为所述输入级器件的输出端；所述第六PMOS的漏极接地。第二方面，本专利技术实施例还提供了一种微机电声学传感器，包括：MEMS声学芯片和如本专利技术任意实施例所述的接口电路；所述MEMS声学芯片的输出端与所述接口电路的输入端电连接。可选地，所述MEMS声学芯片为电容型MEMS声学芯片；所述微机电声学传感器还包括电荷泵，所述MEMS声学芯片的输入端与所述电荷泵的输出端电连接。可选地，所述电荷泵和所述接口电路集成于专用集成电路内。第三方面，本专利技术实施例还提供了一种如本专利技术任意实施例所述的接口电路的驱动方法，包括：以预设时钟频率交替设置的第一时钟周期和第二时钟周期；在所述第一时钟周期，控制所述第一选通开关断开、第一接地开关和第二接地开关导通，以将所述输入级器件的偏差电压存储至所述第一电容；控制所述至少两个第二选通开关的导通或断开、第三接地开关断开，以使所述第二电容连接至所述放大器的第二输入端和所述接口电路的输出端之间，以维持所述接口电路的输出电压；在所述第二时钟周期，控制所述第一选通开关导通、第一接地开关和第二接地开关断开，以导通所述输入级器件的输入信号，所述第一电容两端的电压抵消所述输入级器件的输出信号中的所述偏差电压；控制所述至少两个第二选通开关的导通或断开、第三接地开关导通，以使所述第二电容连接至所述接口电路的输出端和地之间，以将所述接口电路的输出端的电压存储至所述第二电容。可选地，所述至少两个第二选通开关包括第二甲本文档来自技高网...

【技术保护点】
1.一种接口电路，其特征在于，包括：/n输入级器件，包括输入端和输出端，所述输入级器件的输入端和所述接口电路的输入端之间串接第一选通开关，所述输入级器件的输入端连接第一接地开关，所述输入级器件用于由高阻抗到低阻抗的阻抗转换；/n放大器、第一电容和第二电容，所述放大器包括第一输入端、第二输入端和输出端；所述放大器的第一输入端和所述输入级器件的输出端之间串接所述第一电容，所述放大器的第一输入端连接第二接地开关；所述放大器的输出端连接所述接口电路的输出端；所述放大器的第二输入端、输出端和所述第二电容连接至少两个第二选通开关，所述至少两个第二选通开关的导通或断开调节所述第二电容在所述放大器的第二输入端以及输出端之间的连接关系；所述第二电容的第一电极连接所述放大器的输出端，所述第二电容的第二电极连接第三接地开关。/n

【技术特征摘要】
1.一种接口电路，其特征在于，包括：
输入级器件，包括输入端和输出端，所述输入级器件的输入端和所述接口电路的输入端之间串接第一选通开关，所述输入级器件的输入端连接第一接地开关，所述输入级器件用于由高阻抗到低阻抗的阻抗转换；
放大器、第一电容和第二电容，所述放大器包括第一输入端、第二输入端和输出端；所述放大器的第一输入端和所述输入级器件的输出端之间串接所述第一电容，所述放大器的第一输入端连接第二接地开关；所述放大器的输出端连接所述接口电路的输出端；所述放大器的第二输入端、输出端和所述第二电容连接至少两个第二选通开关，所述至少两个第二选通开关的导通或断开调节所述第二电容在所述放大器的第二输入端以及输出端之间的连接关系；所述第二电容的第一电极连接所述放大器的输出端，所述第二电容的第二电极连接第三接地开关。


2.根据权利要求1所述的接口电路，其特征在于，所述至少两个第二选通开关包括第二甲选通开关和第二乙选通开关；
所述第二甲选通开关的第一端和所述第二乙选通开关的第一端连接，并连接所述放大器的第二输入端；所述第二甲选通开关的第二端连接所述第三接地开关；所述第二乙选通开关的第二端连接所述放大器的输出端。


3.根据权利要求2所述的接口电路，其特征在于，
所述第一接地开关还包括控制端，所述第一接地开关的控制端接入第一时钟周期信号；
所述第二接地开关还包括控制端，所述第二接地开关的控制端接入所述第一时钟周期信号；
所述第二甲选通开关还包括控制端，所述第二甲选通开关的控制端接入所述第一时钟周期信号；
所述第一选通开关还包括控制端，所述第一选通开关的控制端接入第二时钟周期信号；
所述第二乙选通开关还包括控制端，所述第二乙选通开关的控制端接入所述第二时钟周期信号；
所述第三接地开关还包括控制端，所述第三接地开关的控制端接入所述第二时钟周期信号。


4.根据权利要求1所述的接口电路，其特征在于，
所述第一选通开关包括并联连接的第一PMOS和第一NMOS，所述第一PMOS的源极和所述第一NMOS的漏极连接，并作为所述第一选通开关的第一端；所述第一PMOS的漏极和所述第一NMOS的源极连接，并作为所述第一选通开关的第二端；所述第一PMOS的栅极和所述第一NMOS的栅极接入时钟信号；
所述第二选通开关包括并联连接的第二PMOS和第二NMOS，所述第二PMOS的源极和所述第二NMOS的漏极连接，并作为所述第二选通开关的第二端；所述第二PMOS的漏极和所述第二NMOS的源极连接，并作为所述第二选通开关的第二端；所述第二PMOS的栅极和所述第二NMOS的栅极接入时钟信号。


5.根据权利要求1所述的接口电路，其特征在于，
所述第一接地开关包括并联连接的第三PMOS和第三NMOS，所述第三PMOS的源极和所述第三NMOS的漏极连接，并作为所述第一接地开关的第一端；所述第三PMOS的漏极和所述第三NMOS的源极连接，并作为所述第一接地开关的第二端；所述第三PMOS的栅极和所述第三NMOS的栅极接入时钟信号；或者，所述第一接地开关包括第三NMOS，所述第三NMOS的漏极作为所述第一接地开关的第一端，所述第三NMOS的源极作为所述第一接地开关的第二端，所述第三NMOS的栅极接入时钟信号；
所述第二接地开关包括并联连接的第四PMOS和第四NMOS，所述第四PMOS的源极和所述第四NMOS的漏极连接，并作为所述第二接地开关的第一端；所述第四PMOS的漏极和所述第四NMOS的源极连接，并作...

【专利技术属性】
技术研发人员：朱潇挺，李刚，
申请(专利权)人：苏州芯仪微电子科技有限公司，
类型：发明
国别省市：江苏;32