一种振荡电路制造技术

本发明专利技术公开了一种振荡电路。一种振荡电路包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第一比较器和第一反相器。利用本发明专利技术提供的振荡电路可以产生稳定性高的振荡频率。

An oscillating circuit

【技术实现步骤摘要】
一种振荡电路
本专利技术涉及集成电路
，尤其涉及到一种振荡电路。
技术介绍
图1为现有技术，缺点在于参考电压VR是随着电源电压VDD的变化而变化，没有一个固定的参考点，振荡频率稳定性就无法保证。
技术实现思路
本专利技术旨在解决现有技术的不足，提供一种振荡电路。一种振荡电路，包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第一比较器和第一反相器：所述第一运算放大器的正输入端接基准电压VREF1，负输入端接所述第一NMOS管的源极和所述第一电阻的一端，输出端接所述第一NMOS管的栅极；所述第一NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第一电阻的一端；所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一NMOS管的源极，另一端接地；所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极，漏极接所述第三PMOS管的源极，源极接电源电压VCC；所述第三PMOS管的栅极接所述第一比较器的输出端和所述第一反相器的输入端，漏极接所述第二NMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端，源极接所述第二PMOS管的漏极；所述第二NMOS管的栅极接所述第一比较器的输出端和所述第一反相器的输入端，漏极接所述第三PMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端，源极接地；所述第一电容的一端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一比较器的正输入端，另一端接地；所述第一比较器的正输入端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一电容的一端，负输入端接基准电压VREF2，输出端接所述第三PMOS管的栅极和所述第二NMOS管的栅极和所述第一反相器的输入端；所述第一反相器的输入端接所述第一比较器的输出端和所述第三PMOS管的栅极和所述第二NMOS管的栅极，输出端作为振荡电路的输出端OSCOUT。所述第一运算放大器和所述第一NMOS管构成跟随器，所述第一电阻上的电压等于基准电压VREF1，所述第一电阻上的电流等于基准电压VREF1除以所述第一电阻的电阻值，该电流就是I1，再通过镜像给所述第二PMOS管电流为I2；当所述第三PMOS管导通时，电流I2对所述第一电容充电；当所述第二NMOS管导通时，所述第一电容放电；当所述第一电容充电电压到基准电压VREF2时，所述第一比较器输出高电平，振荡电路输出端OSCOUT为低电平；同时由于所述第一比较器输出高电平使得所述第二NMOS管导通，所述第一电容放电，所述第一比较器的正输入端低于基准电压VREF2时，所述第一比较器输出为低电平，振荡电路输出端OSCOUT为高电平；接着进入下一个周期；由于基准电压VREF1和VREF2是不随温度和电压变化的带隙基准，这样就保证了所述第一比较器的比较点的精度，进而可以提高振荡频率的稳定性。附图说明图1为现有技术的电路图。图2为本专利技术的振荡电路的电路图。具体实施方式以下结合附图对本
技术实现思路
进一步说明。一种振荡电路，如图2所示，包括第一运算放大器101、第一NMOS管102、第一电阻103、第一PMOS管104、第二PMOS管105、第三PMOS管106、第二NMOS管107、第一电容108、第一比较器109和第一反相器110：所述第一运算放大器101的正输入端接基准电压VREF1，负输入端接所述第一NMOS管102的源极和所述第一电阻103的一端，输出端接所述第一NMOS管102的栅极；所述第一NMOS管102的栅极接所述第一运算放大器101的输出端，漏极接所述第一PMOS管104的栅极和漏极和所述第二PMOS管105的栅极，源极接所述第一运算放大器101的负输入端和所述第一电阻103的一端；所述第一电阻103的一端接所述第一运算放大器101的负输入端和所述第一NMOS管102的源极，另一端接地；所述第一PMOS管104的栅极和漏极接在一起再接所述第一NMOS管102的漏极和所述第二PMOS管105的栅极，源极接电源电压VCC；所述第二PMOS管105的栅极接所述第一PMOS管104的栅极和漏极和所述第一NMOS管102的漏极，漏极接所述第三PMOS管106的源极，源极接电源电压VCC；所述第三PMOS管106的栅极接所述第一比较器109的输出端和所述第一反相器110的输入端，漏极接所述第二NMOS管107的漏极和所述第一电容108的一端和所述第一比较器109的正输入端，源极接所述第二PMOS管105的漏极；所述第二NMOS管107的栅极接所述第一比较器109的输出端和所述第一反相器110的输入端，漏极接所述第三PMOS管106的漏极和所述第一电容108的一端和所述第一比较器109的正输入端，源极接地；所述第一电容108的一端接所述第三PMOS管106的漏极和所述第二NMOS管107的漏极和所述第一比较器109的正输入端，另一端接地；所述第一比较器109的正输入端接所述第三PMOS管106的漏极和所述第二NMOS管107的漏极和所述第一电容108的一端，负输入端接基准电压VREF2，输出端接所述第三PMOS管106的栅极和所述第二NMOS管107的栅极和所述第一反相器110的输入端；所述第一反相器110的输入端接所述第一比较器109的输出端和所述第三PMOS管106的栅极和所述第二NMOS管107的栅极，输出端作为振荡电路的输出端OSCOUT。所述第一运算放大器101和所述第一NMOS管102构成跟随器，所述第一电阻103上的电压等于基准电压VREF1，所述第一电阻103上的电流等于基准电压VREF1除以所述第一电阻103的电阻值，该电流就是I1，再通过镜像给所述第二PMOS管105电流为I2；当所述第三PMOS管106导通时，电流I2对所述第一电容108充电；当所述第二NMOS管107导通时，所述第一电容108放电；当所述第一电容108充电电压到基准电压VREF2时，所述第一比较器109输出高电平，振荡电路输出端OSCOUT为低电平；同时由于所述第一比较器109输出高电平使得所述第二NMOS管107导通，所述第一电容108放电，所述第一比较器109的正输入端低于基准电压VREF2时，所述第一比较器109输出为低电平，振荡电路输出端OSCOUT为高电平；接着进入下一个周期；由于基准电压VREF1和VREF2是不随温度和电压变化的带隙基准，这样就保证了所述第一比较器109的比较点的精度，进而可以提高振荡频率的稳定性。对上述所提供的实施方式的说明，仅是本专利技术的优选实施方式的说明，对本
的技术人员来说能够根据以上说明进行实现或使用本专利技术。应当指出，对于本
的技术人员来说，在不脱离本本文档来自技高网...

【技术保护点】
1.一种振荡电路，其特征在于：包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS/n管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第一比较器和第一反相器；/n所述第一运算放大器的正输入端接基准电压VREF1，负输入端接所述第一NMOS管的源极和所述第一电阻的一端，输出端接所述第一NMOS管的栅极；所述第一NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第一电阻的一端；所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一NMOS管的源极，另一端接地；所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极，漏极接所述第三PMOS管的源极，源极接电源电压VCC；所述第三PMOS管的栅极接所述第一比较器的输出端和所述第一反相器的输入端，漏极接所述第二NMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端，源极接所述第二PMOS管的漏极；所述第二NMOS管的栅极接所述第一比较器的输出端和所述第一反相器的输入端，漏极接所述第三PMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端，源极接地；所述第一电容的一端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一比较器的正输入端，另一端接地；所述第一比较器的正输入端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一电容的一端，负输入端接基准电压VREF2，输出端接所述第三PMOS管的栅极和所述第二NMOS管的栅极和所述第一反相器的输入端；所述第一反相器的输入端接所述第一比较器的输出端和所述第三PMOS管的栅极和所述第二NMOS管的栅极，输出端作为振荡电路的输出端OSCOUT。/n...

【技术特征摘要】
1.一种振荡电路，其特征在于：包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS
管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第一比较器和第一反相器；
所述第一运算放大器的正输入端接基准电压VREF1，负输入端接所述第一NMOS管的源极和所述第一电阻的一端，输出端接所述第一NMOS管的栅极；所述第一NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第一电阻的一端；所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一NMOS管的源极，另一端接地；所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极，漏极接所述第三PMOS管的源极，源...

【专利技术属性】
技术研发人员：周宇坤，
申请(专利权)人：杭州宽福科技有限公司，
类型：发明
国别省市：浙江;33