一种具有恒定增益的环形压控振荡器制造技术

本发明专利技术公开了一种具有恒定增益的环形压控振荡器，包括延时单元，偏置控制单元以及偏置电路，延时单元包括四个，首尾相连构成振荡器结构，每个延迟单元中引入负电容结构，偏置控制单元将输入信号V

A ring VCO with constant gain

【技术实现步骤摘要】
一种具有恒定增益的环形压控振荡器
本专利技术属于射频集成电路设计
，具体涉及一种具有恒定增益的环形压控振荡器。
技术介绍
在锁相环(PLL)中，压控振荡器(VCO)是锁相环的核心高频模块。VCO的增益变化(ΔKVCO)决定了VCO的调谐线性度，并且会影响PLL的环路带宽、锁定时间和噪声性能。因此，设计一个具有较小增益变化的VCO是十分重要的。目前已有部分关于获得较小ΔKVCO的设计与研究工作。现有采用90-nmCMOS工艺设计了一款24GHz的整数分频锁相环，其中所设计的电感电容压控振荡器(LC-VCO)模块采用了开关可变电容阵列和开关电容阵列来补偿不同频带上KVCO的变化，但是在单一频带上的ΔKVCO最大达到了16％。还有一种采用65-nmCMOS工艺设计了一款带有自动幅度控制环路的LC-VCO，其调谐增益KVCO在单一频带上的变化只有6％，但其KVCO仅有60MHz/V，能够调控的频率范围很窄。还有采用65-nmCMOS工艺设计了一款宽调谐范围的LC-VCO，采用了不同偏置的变容阵以及可调谐负电感单元来减小VCO的增益变化，但是这种方法引入了新的电感结构，消耗了更大的芯片面积。还有采用110-nmCMOS工艺设计了一款具有较小增益变化的LC-VCO，在传统的可变电容上并联了偏置移位的I-MOS(Inversion-modeMOS)型可变电容扩展了传统LC-VCO的线性范围。此外，目前有关恒定增益压控振荡器的研究均是针对于LC-VCO所进行的，还没有针对环形压控振荡器，尤其是电流模(Current-ModeLogic,CML)压控振荡器的补偿方法。
技术实现思路
本专利技术所要解决的技术问题在于针对上述现有技术中的不足，提供一种具有恒定增益的环形压控振荡器,将负电容技术应用于射频集成电路设计，以大幅降低环形压控振荡器的增益变化，提高射频集成电路的噪声性能，主要用于为高速和射频集成电路提供时钟信号。本专利技术采用以下技术方案：一种具有恒定增益的环形压控振荡器，包括延时单元，偏置控制单元以及偏置电路，延时单元包括四个，首尾相连构成振荡器结构，每个延迟单元中引入负电容结构，偏置控制单元将输入信号VCLP和VCLN转换为延时单元和偏置电路中所需的偏置信号VB1，VB2，VB3，VF以及VS；偏置信号VB3和VF用于给偏置电路提供产生延时单元中可变电容的控制信号VC以实现补偿结构；偏置信号VB1，VB2，VF，VS以及VC提供给延时单元用于实现恒定增益压控振荡器。具体的，延时单元包括快通路、慢通路以及负电容结构，负电容结构中可变电容的控制电压VC值可变。进一步的，快通路具体为：输入信号VINN和VINP分别从晶体管MN1和MN2的栅极输入，晶体管MN1和MN2的源极同时接入晶体管MN7的漏极，再通过晶体管MN7的源极接入晶体管MN11的漏极，最后通过晶体管MN11的源极接入地，晶体管MN1和MN2的漏极分别接入负载电阻Rd1和Rd2最后与VDD相连。进一步的，慢通路具体为：输入信号VINN和VINP先分别经过由电阻Rg1和电容Cg1构成的RC网络以及由电阻Rg2和电容Cg2构成的RC网络；再分别从晶体管MN3和MN4的栅极输入，晶体管MN3和MN4的源极同时接入晶体管MN8的漏极，再通过晶体管MN8的源极接入晶体管MN12的漏极，最后通过晶体管MN12的源极接入地，晶体管MN3和MN4的漏极分别接入电阻Rd1和Rd2最后与VDD相连。进一步的，负电容结构具体为：晶体管MN5的漏极和晶体管MN6的栅极同时接入负载电阻Rd1，再接入VDD；晶体管MN5的栅极和晶体管MN6的漏极同时接入负载电阻Rd2，再接入VDD；晶体管MN5的源极接入晶体管MN9和MN13串联构成的电流源接入到地，晶体管MN6的源极接入晶体管MN10和MN14串联构成的电流源接入到地。更进一步的，晶体管MN5和MN6的源极还分别接到可变电容Cvar1和Cvar2的上极板，可变电容Cvar1和Cvar2的下极板相互连接。进一步的，偏置控制单元中，电路产生的偏置信号VB1输入晶体管MN7，MN8，MN9，MN10的栅极，VB2输入晶体管MN13和MN14的栅极，VF输入晶体管MN11的栅极，VS输入晶体管MN12的栅极。更进一步的，通过偏置电路产生所需可变电容的控制电压VC，输入可变电容Cvar1和Cvar2的下极板，控制电压VC能够随控制信号Vcont增加而降低。与现有技术相比，本专利技术至少具有以下有益效果：本专利技术一种具有恒定增益的环形压控振荡器，具有很好的调谐线性度，应用在锁相环中，能够很好的改善锁相环的环路带宽、锁定时间以及噪声性能。同时，在同性能下，相比于电感电容振荡器，环形振荡器具有更小的面积，更宽的锁定频率范围，更能适应如今对芯片面积不断缩小的需求。进一步的，环形振荡器采用四个延时单元级联的方式，使得电路在上电后能够自行振荡，产生稳定的输出信号；同时，每级延时单元采用全差分形式，能够有效地抑制共模噪声。进一步的，快通路的设置确定了所专利技术的环形压控振荡器所能工作的最高频率。进一步的，慢通路的设置确定了所专利技术的环形压控振荡器所能工作的最低频率。进一步的，负电容结构的设置提供了一个与传统环形压控振荡器调谐增益变化相反的增益变化，刚好能够补偿传统环形压控振荡器的调谐增益变化，实现恒定增益的环形压控振荡器。进一步的，偏置控制单元的设置有效的减少了电路所需的外部电源。通过偏置控制单元，可以直接将输入的差分控制电压信号VCLP和VCLN转换成电路所需的各种偏置信号，使得电路除了必需的差分控制信号和VDD之外不用外加其他的电源，增强了电路的自主性和可靠性。综上所述，本专利技术通过在传统环形压控振荡器的延时单元中引入负电容结构获得增益补偿实现恒定增益环形压控振荡器，延时单元采用全差分结构，能够有效地抑制共模噪声；另外，加入偏置控制单元能够有效减少电路所需的外部电源。所专利技术的恒定增益环形压控振荡器具有很好的调谐线性度，应用在锁相环中，能够很好的改善锁相环的环路带宽、锁定时间以及噪声性能。同时，在同性能下，相比于电感电容振荡器，环形振荡器占用的芯片面积更小。下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。附图说明图1为传统四级全差分环形压控振荡器，其中，(a)为电路结构，(b)为延时单元；图2为传统环形压控振荡器曲线，其中，(a)为KVCO曲线，(b)为ΔKVCO曲线；图3为本专利技术恒定增益环形压控振荡器，其中，(a)为电路结构，(b)为延时单元；图4为改变VC情况下获得的曲线，其中，(a)为KVCO曲线，(b)为ΔKVCO曲线；图5为本专利技术恒定增益环形压控振荡器的曲线，其中，(a)为KVCO曲线，(b)为ΔKVCO曲线；图6为实际芯片的显微照片；图7为测试平台图；图8为恒定增益环形压控振荡器的相位噪声测试结果图。...

【技术保护点】
1.一种具有恒定增益的环形压控振荡器，其特征在于，包括延时单元，偏置控制单元以及偏置电路，延时单元包括四个，首尾相连构成振荡器结构，每个延迟单元中引入负电容结构，偏置控制单元将输入信号V

【技术特征摘要】
1.一种具有恒定增益的环形压控振荡器，其特征在于，包括延时单元，偏置控制单元以及偏置电路，延时单元包括四个，首尾相连构成振荡器结构，每个延迟单元中引入负电容结构，偏置控制单元将输入信号VCLP和VCLN转换为延时单元和偏置电路中所需的偏置信号VB1，VB2，VB3，VF以及VS；偏置信号VB3和VF用于给偏置电路提供产生延时单元中可变电容的控制信号VC以实现补偿结构；偏置信号VB1，VB2，VF，VS以及VC提供给延时单元用于实现恒定增益压控振荡器。


2.根据权利要求1所述的具有恒定增益的环形压控振荡器，其特征在于，延时单元包括快通路、慢通路以及负电容结构，负电容结构中可变电容的控制电压VC值可变。


3.根据权利要求2所述的具有恒定增益的环形压控振荡器，其特征在于，快通路具体为：
输入信号VINN和VINP分别从晶体管MN1和MN2的栅极输入，晶体管MN1和MN2的源极同时接入晶体管MN7的漏极，再通过晶体管MN7的源极接入晶体管MN11的漏极，最后通过晶体管MN11的源极接入地，晶体管MN1和MN2的漏极分别接入负载电阻Rd1和Rd2最后与VDD相连。


4.根据权利要求2所述的具有恒定增益的环形压控振荡器，其特征在于，慢通路具体为：
输入信号VINN和VINP先分别经过由电阻Rg1和电容Cg1构成的RC网络以及由电阻Rg2和电容Cg2构成的RC网络；再分别从晶体管MN3和MN4的栅极输入，晶体管MN3和MN4的源极同时接入晶体...

【专利技术属性】
技术研发人员：桂小琰，耿莉，唐人杰，李丹，张岩龙，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：陕西;61