延时电路与伺服驱动器制造技术

本申请提供了一种延时电路与伺服驱动器，该延时电路包括：第一延时单元，包括第一跟随器、第一单稳态触发器、第一逻辑门和第一时间继电器，第一跟随器与第一单稳态触发器、第一逻辑门以及第一时间继电器分别电连接，第一单稳态触发器和第一逻辑门电连接，第一逻辑门与第一时间继电器电连接。通过第一跟随器、第一单稳态触发器、第一逻辑门和第一时间继电器共同作用实现硬件电路的延时，将该延时电路应用于安全转矩关闭控制时，可以实现对缓冲器的输入电平的控制，即实现当输入信号到来一段时间后，关断硬件电路，使得硬件电路的关断时间晚于CPU关闭电机的时间。

Delay circuit and servo driver

【技术实现步骤摘要】
延时电路与伺服驱动器
本申请涉及电机领域，具体而言，涉及一种延时电路与伺服驱动器。
技术介绍
安全转矩关闭(STO)可以实现安全集成功能，能够根据发生的异常情况，及时进行反馈，进一步控制电机的停止、转速和位置等。目前广泛应用于伺服驱动器中，通过对电动机输出转矩进行监控，若设备出现故障，安全功能将被激活，STO信号被传输到硬件电路，由硬件电路切断功率单元与CPU之间通信，阻止驱动器对伺服电机输出转矩，进而使伺服电机停止运行。另外，STO功能还能防止驱动器意外重启，从而防止设备对人体造成损害。为了进一步提高STO功能的可靠性，伺服驱动器中STO控制信号将会发送给硬件电路以及CPU，分别处理PWM传输的开通关断和刹车信号。如果安全功能发送关断指令，STO控制信号被传输到硬件电路及CPU中，硬件电路会切断CPU与功率单元之间的PWM传输，而CPU收到关断控制信号后关闭电机刹车。但在CPU关断方式中，STO信号发送到CPU后需要过一段时间刹车才能完成动作，而硬件电路关断速度比CPU更快。若两种关断方式同时触发，会出现硬件电路已经完成关断，而电机刹车仍未关闭，会发生掉轴现象，有可能对设备和人体造成损害。同样地，在STO功能发送恢复信号时，若CPU先处理完刹车信号动作，再由硬件电路开通CPU与功率单元通信，可避免驱动器及伺服电机发生意外状况。在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。>
技术实现思路
本申请的主要目的在于提供一种延时电路与伺服驱动器，以解决现有技术中硬件电路的切断和开通速度快于CPU的切断与开通速度的问题。为了实现上述目的，根据本申请的一个方面，提供了一种延时电路，包括：第一延时单元，包括第一跟随器、第一单稳态触发器、第一逻辑门和第一时间继电器，所述第一跟随器与所述第一单稳态触发器、所述第一逻辑门以及所述第一时间继电器分别电连接，所述第一单稳态触发器和所述第一逻辑门电连接，所述第一逻辑门与所述第一时间继电器电连接。进一步地，所述第一跟随器为第一同相跟随器，所述第一逻辑门为第一或非门，所述第一同相跟随器第一端接输入信号，所述第一同相跟随器的第二端与所述第一单稳态触发器的输入端、所述第一时间继电器的第一端以及所述第一或非门的第一输入端电连接，所述第一单稳态触发器的输出端与所述第一或非门的第二输入端电连接，所述第一时间继电器的第二端接电源端，所述第一时间继电器的第三端与所述第一或非门的电源端电连接，所述第一或非门的输出端接输出信号。进一步地，所述第一延时单元还包括第一反相器，所述第一反相器的输入端与所述第一同相跟随器第二端电连接，所述第一反相器的输出端与所述第一单稳态触发器的输入端电连接。进一步地，所述第一延时单元还包括第一与非门和第二时间继电器，所述第一反相器的输出端与所述第一与非门的第一输入端以及所述第二时间继电器的第一端电连接，所述第二时间继电器的第二端接电源端，所述第二时间继电器的第三端与所述第一与非门的电源端电连接。进一步地，第二延时单元，与所述第一延时单元级联，所述第二延时单元包括第二跟随器、第二单稳态触发器、第二逻辑门和第三时间继电器，所述第二跟随器与所述第二单稳态触发器、所述第二逻辑门以及所述第三时间继电器分别电连接，所述第二单稳态触发器和所述第二逻辑门电连接，所述第二逻辑门与所述第三时间继电器电连接。进一步地，所述第二延时单元还包括第二反相器，所述第二跟随器为第二同相跟随器，所述第二逻辑门为第二或非门，所述第二同相跟随器第一端接输入信号，所述第二同相跟随器的第二端与所述第二单稳态触发器的输入端、所述第三时间继电器的第一端以及所述第二或非门的第一输入端电连接，所述第二单稳态触发器的输出端与所述第二或非门的第二输入端电连接，所述第三时间继电器的第二端接电源端，所述第三时间继电器的第三端与所述第二或非门的电源端电连接，所述第二或非门的输出端与所述第二反相器的输入端电连接，所述第二反相器的输出端接输出信号。进一步地，所述第二延时单元还包括第二与非门和第四时间继电器，所述第二同相跟随器的第二端与所述第二与非门的第一输入端电连接，所述第二单稳态触发器的输出端与所述第二与非门的第二输入端电连接，第四时间继电器与所述第二与非门的电源端电连接，第二与非门的输出端与所述第二反相器的输出端电连接。进一步地，所述第二延时单元还包括第三反相器和第四反相器，所述第三反相器的输入端接输入信号，所述第三反相器的输出端与所述第二同相跟随器的第一端电连接，所述第二同相跟随器的第二端与所述第四反向跟随器的输入端电连接，所述第四反向跟随器的输出端与所述第二单稳态触发器的输入端电连接。进一步地，所述第一单稳态触发器与所述第二单稳态触发器均由555定时器和其周边电路构成。进一步地，所述第一同相跟随器低电平使能和/或高电平使能，所述第二同相跟随器低电平使能和/或高电平使能。进一步地，所述第一同相跟随器和所述第二同相跟随器的包括三极管电路。根据本申请的另一个方面，提供了一种伺服驱动器，包括任意一种所述的延时电路。应用本申请的技术方案，通过第一跟随器、第一单稳态触发器、第一逻辑门和第一时间继电器共同作用实现硬件电路的延时，具体通过控制第一单稳态触发器进入暂稳态状态时，同时控制第一时间继电器延时，进而结合逻辑门控制输出信号为高电平或者低电平，将该延时电路应用于安全转矩关闭控制时，可以实现对缓冲器的输入电平的控制，即实现当输入信号到来一段时间后，关断硬件电路，使得硬件电路的关断时间晚于CPU关闭电机的时间。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了根据本申请实施例一种延时电路示意图；图2示出了根据本申请实施例一种单稳态触发器示意图；图3示出了根据本申请实施例一种单稳态触发器时序图；图4示出了根据本申请实施例一种延时电路的时序图；以及图5示出了根据本申请实施例一种硬件电路延时原理框图。其中，上述附图包括以下附图标记：10、第一延时单元；11、第一同相跟随器；12、第一单稳态触发器；13、第一或非门；14、第一与非门；15、第一时间继电器；16、第二时间继电器；17、第一反相器；20、第二延时单元；21、第二同相跟随器；22、第二单稳态触发器；23、第二或非门；24、第二与非门；25、第三时间继电器；26、第四时间继电器；27、第二反相器；28、第三反相器；29、第四反相器；1、第一端；2、第二端；3、第三端；4、第四端；5、第五端；6、第六端；7、第七端；8、第八端。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。为了本文档来自技高网...

【技术保护点】
1.一种延时电路，其特征在于，包括：/n第一延时单元，包括第一跟随器、第一单稳态触发器、第一逻辑门和第一时间继电器，所述第一跟随器与所述第一单稳态触发器、所述第一逻辑门以及所述第一时间继电器分别电连接，所述第一单稳态触发器和所述第一逻辑门电连接，所述第一逻辑门与所述第一时间继电器电连接。/n

【技术特征摘要】
1.一种延时电路，其特征在于，包括：
第一延时单元，包括第一跟随器、第一单稳态触发器、第一逻辑门和第一时间继电器，所述第一跟随器与所述第一单稳态触发器、所述第一逻辑门以及所述第一时间继电器分别电连接，所述第一单稳态触发器和所述第一逻辑门电连接，所述第一逻辑门与所述第一时间继电器电连接。


2.根据权利要求1所述的延时电路，其特征在于，
所述第一跟随器为第一同相跟随器，所述第一逻辑门为第一或非门，所述第一同相跟随器第一端接输入信号，所述第一同相跟随器的第二端与所述第一单稳态触发器的输入端、所述第一时间继电器的第一端以及所述第一或非门的第一输入端电连接，所述第一单稳态触发器的输出端与所述第一或非门的第二输入端电连接，所述第一时间继电器的第二端接电源端，所述第一时间继电器的第三端与所述第一或非门的电源端电连接，所述第一或非门的输出端接输出信号。


3.根据权利要求2所述的延时电路，其特征在于，所述第一延时单元还包括第一反相器，所述第一反相器的输入端与所述第一同相跟随器第二端电连接，所述第一反相器的输出端与所述第一单稳态触发器的输入端电连接。


4.根据权利要求3所述的延时电路，其特征在于，所述第一延时单元还包括第一与非门和第二时间继电器，所述第一反相器的输出端与所述第一与非门的第一输入端以及所述第二时间继电器的第一端电连接，所述第二时间继电器的第二端接电源端，所述第二时间继电器的第三端与所述第一与非门的电源端电连接。


5.根据权利要求2所述的延时电路，其特征在于，所述延时电路还包括：
第二延时单元，与所述第一延时单元级联，所述第二延时单元包括第二跟随器、第二单稳态触发器、第二逻辑门和第三时间继电器，所述第二跟随器与所述第二单稳态触发器、所述第二逻辑门以及所述第三时间继电器分别电连接，所述第二单稳态触发器和所述第二逻辑门电连接，所述第二逻辑门与所述第三时间继电器电连接。


6.根据权利要求5所述的延时电路，其特征在...

【专利技术属性】
技术研发人员：周文杰，樊柳芝，刘亚祥，贾卫东，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东;44