移位暂存电路及栅极驱动器制造技术

本申请公开了一种移位暂存电路及包含移位暂存电路的栅极驱动器。移位暂存电路包含输入电路、驱动电路及下拉电路。输入电路用以接收第一时钟信号并耦接于第一节点。驱动电路用以接收第一时钟信号及第二时钟信号并耦接于第一节点。下拉电路用以接收第一节点的电压并耦接于第一节点及输出端，下拉电路响应于第一节点的电压而输出第一电压到输出端。

【技术实现步骤摘要】
移位暂存电路及栅极驱动器
本公开文件涉及一种移位暂存电路及栅极驱动器，特别是一种能够稳定输出低电压的移位暂存电路及栅极驱动器。
技术介绍
在常见的显示面板架构中，栅极驱动器由多个移位暂存电路组成，栅极驱动器运行时需要能够输出稳定信号的移位暂存电路，然而传统的移位暂存电路中控制输出信号的电路缺乏稳定控制驱动电压的设计，进而影响输出信号的稳定性而造成输出错误的信号，因此需要设计能够稳定控制驱动电压的移位暂存电路。
技术实现思路
本公开内容的一实施例中，一种移位暂存电路包含输入电路、驱动电路及下拉电路。输入电路用以接收第一时钟信号并耦接于移位暂存电路的第一节点，输入电路响应于第一时钟信号而输出第一电压到第一节点。驱动电路用以接收第一时钟信号及第二时钟信号并耦接于第一节点，驱动电路响应于第一时钟信号及第二时钟信号而调整第一节点的第一电压。下拉电路用以接收第一节点的第一电压并耦接于移位暂存电路的输出端，下拉电路响应于第一节点的第一电压而输出一第一电压到输出端。本公开内容的另一实施例中，一种包含多个移位暂存电路的栅极驱动器。移位暂存电路彼此串接，移位暂存电路的第一移位暂存电路用以接收第一时钟信号及第二时钟信号，第一移位暂存电路响应于第一时钟信号及第二时钟信号以控制第一移位暂存电路当中的第一节点的电压，第一移位暂存电路根据第一节点的电压输出第一电压。移位暂存电路的第二移位暂存电路用以接收第三时钟信号及第四时钟信号，第二移位暂存电路响应于第三时钟信号及第四时钟信号以控制第二移位暂存电路的第二节点的电压，第二移位暂存电路根据第二节点的电压输出第一电压，第一时钟信号及第三时钟信号彼此反相，第二时钟信号与第四时钟信号于不同期间各自产生脉冲信号。综上所述，通过周期性地将第一节点耦合到比系统低电压更低的电位，使输出信号能够稳定地持续输出低电压，让后续的电路能够稳定操作以避免输出错误的信号。附图说明图1示出根据本公开文件的一实施例的显示面板示意图。图2示出根据本公开文件的一实施例的栅极驱动器功能方框图。图3示出根据本公开文件的一实施例的移位暂存电路图。图4示出对应于图3移位暂存电路的信号时序图。图5示出根据本公开文件的一实施例的移位暂存电路于输入时间的操作示意图。图6示出根据本公开文件的一实施例的移位暂存电路于上拉时间的操作示意图。图7示出根据本公开文件的一实施例的移位暂存电路于维持时间的操作示意图。图8示出根据本公开文件的一实施例的移位暂存电路于下拉时间的操作示意图。图9示出根据本公开文件的一实施例的移位暂存电路于稳压时间的操作示意图。附图标记说明如下：100：显示面板110：时序控制电路120：栅极驱动器122：第n-1级移位暂存电路124：第n级移位暂存电路126：第n+1级移位暂存电路128：第n+2级移位暂存电路124a：输入电路124b：驱动电路124c：下拉电路124d：稳压电路124e：上拉电路130：源极驱动器140：影像显示区142：显示像素T1～T9：晶体管VGH、VGL：电压C1、C2：电容EM[n-1]、EM[n]、EM[n+1]、EM[n+2]：输出信号Q、B、K、P：节点CK1～CK4：时钟信号GL1、GL2、GL3、GLN、GLM：扫描线SL1、SL2、SL3、SLK：数据线TC1：信号线TP1：输入时间TP2：上拉时间TP3：维持时间TP4：下拉时间TP5：稳压时间具体实施方式在本文中所使用的用词「包含」、「具有」等等，均为开放性的用语，即意指「包含但不限于」。此外，本文中所使用的「及/或」，包含相关列举项目中一或多个项目的任意一个以及其所有组合。于本文中，当一元件被称为「连结」或「耦接」时，可指「电性连接」或「电性耦接」。「连结」或「耦接」亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用「第一」、「第二」、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本公开文件。请参考图1，图1示出根据本公开文件的一实施例的显示面板示意图。如图1所示，显示面板100包含时序控制电路110、栅极驱动器120、源极驱动器130及影像显示区140。影像显示区140由多个扫描线GL1～GLN及多个数据线SL1～SLN交错配置而成，包含多个显示像素142，在此以数量N作为举例说明，N的数量可以根据实际应用的面板尺寸而有所调整。时序控制电路110耦接于栅极驱动器120及源极驱动器130，通过信号线TC1发送时序控制信号控制源极驱动器130电路操作的时序，时钟信号CK1～CK4控制栅极驱动器120。栅极驱动器120通过M个扫描线GL1～GLM输出栅极驱动信号到影像显示区140给对应的显示像素142。源极驱动器130通过K个数据线SL1～SLK输出源极驱动信号到影像显示区140给对应的显示像素142。于一实施例中，显示面板100为分辨率1920x1080的屏幕，M为1080，K为1920。请参考图2，图2示出根据本公开文件的一实施例的栅极驱动器功能方框图，栅极驱动器120包含多个移位暂存电路彼此串接。第n级移位暂存电路124接收时钟信号CK2及时钟信号CK4，第n级移位暂存电路124的上一级第n-1级移位暂存电路122或下一级第n+1级移位暂存电路126接收时钟信号CK1及时钟信号CK3，以此类推。换句话说，时钟信号CK1、时钟信号CK3及时钟信号CK2、时钟信号CK4两组时钟信号为交错输入到各级移位暂存电路，如图2所示出。应注意的是，为了方便说明，在图2中仅示出第n-1级移位暂存电路122、第n级移位暂存电路124、第n+1级移位暂存电路126及第n+2级移位暂存电路128，实际数量不以此为限。第n-1级移位暂存电路122用以产生输出信号EM[n-1]，第n级移位暂存电路124用以产生输出信号EM[n]，以此类推。而每一级的移位暂存电路的输出信号会再输入到下一级移位暂存电路，如图2所示，每一级的移位暂存电路都通过上一级的输出信号当作输入信号，达到当前一级连动下一级的效果。请参考图3，图3示出根据本公开文件的一实施例的移位暂存电路图，在此以第n级移位暂存电路124作为例子说明。第n级移位暂存电路124包含输入电路124a、驱动电路124b、下拉电路124c、稳压电路124d及上拉电路124e，在此实施例中电压VGH表示高电压，例如5V，电压VGL表示低电压，例如-4V，以下介绍各个电路的结构及操作方式。于第n-1级移位暂存电路122或第n+1级移位暂存电路126中，时钟信号CK2替换成时钟信号CK1，时钟信号CK4则替换成时钟信号CK3。本文档来自技高网...

【技术保护点】
1.一种移位暂存电路，包含：/n一输入电路，用以接收一第一时钟信号并耦接于该移位暂存电路的一第一节点，其中该输入电路响应于该第一时钟信号而输出一第一输入信号到该第一节点；/n一驱动电路，用以接收该第一时钟信号及一第二时钟信号并耦接于该第一节点，其中该驱动电路响应于该第一时钟信号及该第二时钟信号而调整该第一节点的第一电压；以及/n一下拉电路，用以接收该第一节点的该第一电压并耦接于该移位暂存电路的一输出端，其中该下拉电路响应于该第一节点的该第一电压而输出该第一电压到该输出端。/n

【技术特征摘要】
20190311 TW 1081080901.一种移位暂存电路，包含：
一输入电路，用以接收一第一时钟信号并耦接于该移位暂存电路的一第一节点，其中该输入电路响应于该第一时钟信号而输出一第一输入信号到该第一节点；
一驱动电路，用以接收该第一时钟信号及一第二时钟信号并耦接于该第一节点，其中该驱动电路响应于该第一时钟信号及该第二时钟信号而调整该第一节点的第一电压；以及
一下拉电路，用以接收该第一节点的该第一电压并耦接于该移位暂存电路的一输出端，其中该下拉电路响应于该第一节点的该第一电压而输出该第一电压到该输出端。


2.如权利要求1所述的移位暂存电路，还包含：
一稳压电路，用以接收该第一电压，其中该稳压电路响应于该第一输入信号而控制该移位暂存电路的一第二节点的电压，响应于该第一节点的电压而控制该移位暂存电路的一第三节点的电压，响应于该第三节点的电压而输出一第二电压到该第一节点。


3.如权利要求2所述的移位暂存电路，其中该稳压电路包含：
一第一晶体管，包含一第一端、一第二端及一控制端，该第一晶体管的该第一端耦接于该第二节点，该第一晶体管的该第二端用以接收该第二电压，该第一晶体管的该控制端用以接收该第一输入信号，其中该第一晶体管根据该第一输入信号选择性地导通；
一第二晶体管，包含一第一端、一第二端及一控制端，该第二晶体管的该第一端用以接收该第一电压，该第二晶体管的该第二端耦接于该第三节点，该第二晶体管的该控制端耦接于该第二节点，其中该第二晶体管根据该第二节点的电压选择性地导通；
一第三晶体管，包含一第一端、一第二端及一控制端，该第三晶体管的该第一端耦接于该第二晶体管的该第二端，该第三晶体管的该第二端用以接收该第二电压，该第三晶体管的该控制端耦接于该第一节点，其中该第三晶体管根据该第一节点的该第一电压选择性地导通；
一第四晶体管，包含一第一端、一第二端及一控制端，该第四晶体管的该第一端耦接于该第一节点，该第四晶体管的该第二端用以接收该第二电压，该第四晶体管的该控制端耦接于该第三节点，其中该第四晶体管根据该第三节点的电压选择性地导通；以及
一电容，包含一第一端及一第二端，该电容的该第一端用以接收该第一时钟信号，该电容的该第二端耦接于该第二节点。


4.如权利要求3所述的移位暂存电路，还包含：
一上拉电路，用以接收该第三节点的电压，其中该上拉电路响应于该第三节点的电压而输出该第二电压到该输出端。


5.如权利要求4所述的移位暂存电路，其中该上拉电路包含：
一晶体管，包含一第一端、一第二端及一控制端，该晶体管的该第一端耦接于该输出端，该晶体管的该第二端用以接收该第二电压，该晶体管的该控制端耦接于该第三节点，其中该晶体管根据该第三节点的电压选择性地导通。


6.如权利要求1所述的移位暂存电路，其中该输入电路包含：
一晶体管，包含一第一端、一第二端及一控制端，该晶体管的该第一端用以接收该第一输入信号，该晶体管的该第二端耦接于该第一节点，该第一晶体管的该控制端用以接收该第一时钟信号，其中该晶体管根据该第一时钟信号选...

【专利技术属性】
技术研发人员：赖柏成，郑贸薰，黄正翰，陈勇志，郑景升，林志隆，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71