半桥驱动电路和相关的系统技术方案

半桥驱动电路，以及相应系统。半桥驱动电路被配置成基于控制信号生成驱动信号。处理电路被配置成基于控制信号生成高侧控制信号和低侧控制信号。边沿检测器被配置成响应于控制信号中的上升边沿和下降边沿而生成第一信号和第二信号。状态机响应于第一信号和第二信号而在状态之间转换，并且被配置成顺序地：响应于第一信号，将高侧控制信号和低侧控制信号设置为低；响应于第二信号，将高侧控制信号设置为高，并且将低侧控制信号设置为低；响应于第一信号，将高侧控制信号和低侧控制信号设置为低；以及响应于第二信号，将高侧控制信号设置为低，并且将低侧控制信号设置为高。

Half bridge drive circuit and related system

【技术实现步骤摘要】
半桥驱动电路和相关的系统
本公开一般地涉及电子系统，以及在特定实施例中涉及半桥驱动电路、相关集成电路和系统。
技术介绍
在汽车应用中，直流(DC)或无刷DC(BLDC)电机在风扇、泵或致动器应用中的使用与利用BLDC电机取代常规DC的趋势非常普遍。在大多数汽车应用中，检测BLDC电机和控制电子器件的故障状况是强制的。出于这个原因，控制电子器件应当能够标识可能的故障状况，然后应用应对措施，例如，以便保护系统。通常，所检测到的故障状况被报告给系统控制器，并且可以经由汽车的诊断接口可访问以用于进一步的服务调查。如例如在意大利专利申请IT102016000009376中所公开的，通常通过根据一个或多个相应的脉冲宽度调制(PWM)信号使用一个或多个半桥来驱动电机。例如，图1示出了通常的半桥布置20，其包括被串联在电源电压Vdd与接地GND之间的两个电子开关SW1和SW2，诸如n沟道功率场效应晶体管(FET)，诸如金属氧化物半导体场效应晶体管(MOSFET)。通常，开关SW1和SW2被交替地闭合，以便将半桥布置20的输出OUT(即开关SW1与SW2之间的中间点)连接到电压Vdd或连接到接地GND。为此目的，根据被分别地连接(例如，直接连接)到开关SW1和SW2的控制栅极的两个驱动信号DRV1和DRV2来驱动半桥。具体地，为了正确地驱动控制栅极，通常高侧驱动器2001被用于根据第一控制信号IN1为高侧开关SW1来生成驱动信号DRV1，以及低侧驱动器2002被用于根据控制信号IN2为低侧开关SW2来生成驱动信号DRV2。控制信号IN2通常对应于信号IN1的反相版本(反之亦然)，即，当信号IN1为高时信号IN2为低，反之亦然。例如，在图1中，使用反相器202，反相器202在输入处接收信号IN1并且在输出处提供信号IN2。半桥布置20的输出OUT可以被用于驱动负载。例如，在图1中，半桥布置20驱动被连接在半桥布置20的输出OUT与接地GND之间的电机M1。相反地，图2示出了一个示例，其中两个半桥布置20a和20b被用于驱动将被连接在第一桥布置20a的输出OUTa与第二桥布置20b的输出OUTb之间的线性电机M2，诸如音圈电机。如本领域技术人员所公知的，在这种情况下，也可以通过向半桥布置20a和20b施加适当的控制信号INa和INb来控制电机M2的旋转方向。最后，图3示出了一个示例，其中三个半桥布置20a、20b和20c被用于驱动将被连接在三个半桥布置20a、20b和20c的输出OUTa、OUTb和OUTc之间的三相电机M3，诸如主轴电机。如前所述，控制信号可以是PWM信号，即具有固定频率和可变占空比的信号。例如，意大利专利申请IT102015000046790公开了一种用于生成可以被用于例如在图2所示的解决方案中生成信号INa和INb的两个PWM信号的解决方案。在这方面，图4示出了通常的PWM信号，特别是信号IN1，其对应于每个切换周期包括持续时间或时段为TPWM的单一脉冲P的脉冲信号，其中脉冲P的接通持续时间TON1可以是变量。一般地，脉冲P不一定在每个切换周期的开始，但是每个切换周期可以包括在脉冲P之前的初始关断时段TOFFa和在脉冲P之后的最终关断时段TOFFb，其中：TPWM1＝TOFFa+TON1+TOFFb(1)其中关断持续时间TOFF1为：TOFF1＝TOFFa+TOFFb(2)其中每个切换周期的信号IN1的占空比D由下式给出：D＝TON1/TPWM(3)例如，在大多数高端汽车应用(例如，电动助力转向、电动涡轮增压等)中，智能功率器件(SPD)为高侧开关和低侧开关(SW1/SW2)生成驱动信号以便驱动例如三相BLDC电机。通常的SPD器件是集成电路(IC)STMicroelectronicsL9907，如例如在2017年3月的DocID029666Rev1中的“L9907-AutomotiveFETdriverfor3phaseBLDCmotor-Datasheet-productiondata”所描述，其通过引用并入本文。图5示意性地示出了这种IC22的结构。具体地，该IC22能够在相应的输入处接收六个控制信号IN1、......、IN6，以及在相应的输出处生成六个驱动信号DRV1......DRV6。例如，如图6所示，IC22可以被连接到将被配置成生成控制信号IN1、......、IN6的信号发生器30，诸如微控制器。因此，IC22包括被配置成为三个高侧开关SW1、SW3和SW5生成相应的驱动信号DRV1、DRV3和DRV5的三个高侧驱动器2001、2003和2005以及被配置成为三个低侧开关SW2、SW4和SW6生成相应的驱动信号DRV2、DRV4和DRV6的三个低侧驱动器2002、2004和2006。通常，这种SPD器件22还包括被配置成根据电源(诸如电池电压VBAT)为半桥生成电源电压Vdd的电子转换器204。此外，IC22通常包括被布置为测量电机相电流的差分放大器206。具体地，L9907IC包括被布置为通过测量流过两个电机相的电流来生成两个测量信号CS1和CS2的两个差分放大器2061和2062，例如通过使用与相应的电机相串联连接的相应的分流电阻器RS1和RS2。例如，如图6所示，然后测量信号CS1和CS2可以被提供给电路30，电路30可以经由基尔霍夫定律(Kirchhoff’slaw)计算第三电机相的电流。具体地，电路30可以为IC22的输入生成六个PWM信号IN1、......、IN6，以及在IC22的输出处同步地监测两个测量信号CS1、CS2。因此，在图6所示的解决方案中，信号发生器30为每个半桥生成用于高侧开关和低侧开关的两个单独的控制信号，例如信号IN1和IN2，而图1所示的解决方案使用单一信号IN1和反相器202以便生成互补信号IN2。具体地，如图4所示，以这种方式，信号发生器20可以生成具有通常对应于切换时段TPWM的给定切换周期的控制信号IN2。然而，信号IN2的接通时段TON2可能不直接地对应于信号IN1的关断时段TOFF1(如图1所示)，但是信号发生器30可能引入延迟，即：在低侧控制信号IN2变为低的时刻与高侧控制信号IN1变为高的时刻之间的延迟TONDT；以及在高侧控制信号IN1变为低的时刻与低侧控制信号IN2变为高的时刻之间的延迟TOFFDT。因此，信号发生器30通常被配置成生成控制信号IN2，其中：TON2＝TOFF1-TONDT-TOFFDT(4)TOFF2＝TON1+TONDT+TOFFDT(5)例如，延迟TONDT和TOFFDT可以取决于电子开关SW1和SW2的类型等。因此，图6所示的解决方案更灵活，但是需要附加的控制信号，使得该解决方案更加复杂。
技术实现思路
鉴于上述情况，各种实施例提供用于为一个或多个半桥生成驱动信号的解决方案。各种实施例涉及一种半桥驱动电路。本文档来自技高网...

【技术保护点】
1.一种半桥驱动电路，其特征在于，包括：/n高侧输出端子，被配置成为高侧开关提供高侧驱动信号；/n低侧输出端子，被配置成为低侧开关提供低侧驱动信号；/n高侧驱动电路，被配置成根据高侧控制信号生成所述高侧驱动信号；/n低侧驱动电路，被配置成根据低侧控制信号生成所述低侧驱动信号；/n输入端子，被配置成接收控制信号；/n边沿检测器，被配置成响应于所述控制信号中的第一类型的边沿而生成第一信号，以及响应于所述控制信号中的第二类型的边沿而生成第二信号，所述第二类型的边沿与所述第一类型的边沿相反；以及/n状态机，包括多个状态，其中所述状态之间的转换响应于所述第一信号和所述第二信号而发生，以及其中所述状态机被配置成顺序地：/n响应于所述第一信号，将所述高侧控制信号和所述低侧控制信号设置为第一逻辑电平，/n响应于所述第二信号，将所述高侧控制信号设置为第二逻辑电平，并且将所述低侧控制信号设置为所述第一逻辑电平，/n响应于所述第一信号，将所述高侧控制信号和所述低侧控制信号设置为所述第一逻辑电平，以及/n响应于所述第二信号，将所述高侧控制信号设置为所述第一逻辑电平，并且将所述低侧控制信号设置为所述第二逻辑电平。/n...

【技术特征摘要】
20180307 IT 1020180000033391.一种半桥驱动电路，其特征在于，包括：
高侧输出端子，被配置成为高侧开关提供高侧驱动信号；
低侧输出端子，被配置成为低侧开关提供低侧驱动信号；
高侧驱动电路，被配置成根据高侧控制信号生成所述高侧驱动信号；
低侧驱动电路，被配置成根据低侧控制信号生成所述低侧驱动信号；
输入端子，被配置成接收控制信号；
边沿检测器，被配置成响应于所述控制信号中的第一类型的边沿而生成第一信号，以及响应于所述控制信号中的第二类型的边沿而生成第二信号，所述第二类型的边沿与所述第一类型的边沿相反；以及
状态机，包括多个状态，其中所述状态之间的转换响应于所述第一信号和所述第二信号而发生，以及其中所述状态机被配置成顺序地：
响应于所述第一信号，将所述高侧控制信号和所述低侧控制信号设置为第一逻辑电平，
响应于所述第二信号，将所述高侧控制信号设置为第二逻辑电平，并且将所述低侧控制信号设置为所述第一逻辑电平，
响应于所述第一信号，将所述高侧控制信号和所述低侧控制信号设置为所述第一逻辑电平，以及
响应于所述第二信号，将所述高侧控制信号设置为所述第一逻辑电平，并且将所述低侧控制信号设置为所述第二逻辑电平。


2.根据权利要求1所述的半桥驱动电路，其特征在于，所述控制信号是包括用于每个切换周期的第一脉冲和第二脉冲的周期性信号，其中所述高侧控制信号和所述低侧控制信号被生成为PWM信号，其中所述低侧控制信号对应于所述高侧控制信号的反相版本，其中在所述低侧控制信号的下降边沿与所述高侧控制信号的后续上升边沿之间具有第一延迟，以及在所述高侧控制信号的下降边沿与所述低侧控制信号的后续上升边沿之间具有第二延迟。


3.根据权利要求2所述的半桥驱动电路，其特征在于，所述第一类型的边沿是上升边沿，并且所述第二类型的边沿是下降边沿，其中所述第一延迟的持续时间对应于所述控制信号的所述第一脉冲的持续时间，并且所述第二延迟的持续时间对应于所述控制信号的所述第二脉冲的持续时间。


4.根据权利要求1所述的半桥驱动电路，其特征在于，所述第一逻辑电平为低，并且所述第二逻辑电平为高。


5.根据权利要求1所述的半桥驱动电路，其特征在于，所述状态机包括：
第一状态，其中所述高侧控制信号和所述低侧控制信号被设置为所述第一逻辑电平；
第二状态，其中所述高侧控制信号被设置为所述第二逻辑电平，并且所述低侧控制信号被设置为所述第一逻辑电平；
第三状态，其中所述高侧控制信号和所述低侧控制信号被设置为所述第一逻辑电平；以及
第四状态，其中所述高侧控制信号被设置为所述第一逻辑电平，并且所述低侧控制信号被设置为所述第二逻辑电平。


6.根据权利要求5所述的半桥驱动电路，其特征在于，所述状态机被配置成：
响应于所述第二信号而从所述第一状态进入到所述第二状态；
响应于所述第一信号而从所述第二状态进入到所述第三状态；
响应于所述第二信号而从所述第三状态进入到所述第四状态；以及
响应于所述第一信号而从所述第四状态进入到所述第一状态。


7.根据权利要求5所述的半桥驱动电路，其特征在于，所述状态机被配置成响应于复位信号而进入到所述第一状态、所述第二状态、所述第三状态、或所述第四状态中的一个状态。


8.根据权利要求7所述的半桥驱动电路，其特征在于，所述状态机被配置成响应于复位信号而进入到所述第四状态。


9.根据权利要求7所述的半桥驱动电路，其特征在于，还包括被配置成接收所述复位信号的另外的输入端子。


10.根据权利要求1所述的半桥驱动电路，其特征在于，所述状态机包括：
第一状态...

【专利技术属性】
技术研发人员：G·丹杰洛，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：意大利;IT