一种具有高稳定性的12T TFET SRAM单元电路结构制造技术

本发明专利技术公开了一种具有高稳定性的12T TFET SRAM单元电路结构，包括十个NTFET晶体管和两个PTFET晶体管，十个NTFET晶体管依次记为N1～N10，两个PTFET晶体管分别记为P1、P2，电源VDD与NTFET晶体管N7及NTFET晶体管N8的漏极电连接；PTFET晶体管P1的漏极与NTFET晶体管N1的漏极、NTFET晶体管N2的栅极、NTFET晶体管N4的栅极、NTFET晶体管N5的漏极、NTFET晶体管N7的栅极以及PTFET晶体管P2的栅极电连接。该电路结构在不改变外部读写控制电路的情况下，提高了传统TFET SRAM单元结构的读、写和保持能力，提高了SRAM单元的稳定性。

A circuit structure of 12t TFET SRAM with high stability

【技术实现步骤摘要】
一种具有高稳定性的12TTFETSRAM单元电路结构
本专利技术涉及集成电路设计
，尤其涉及一种具有高稳定性的12TTFETSRAM单元电路结构。
技术介绍
随着移动电子产品的发展，人们对集成电路低功耗的需求变得越来越迫切，近年来，MOSFET(金属-氧化物半导体场效应晶体)已成为数字集成电路和模拟集成电路的重要组成部分。然而随着集成电路技术节点的发展，MOSFET在超低功耗电路中的一些缺点使其难以获得满意的结果。在MOSFET中，持续降低的电源电压导致SRAM(静态随机存取存储器)的延迟呈指数增加；降低MOSFET器件的阈值电压(VT)，在低电源电压下保持合理的驱动电流，必然导致漏电就的急剧增加，从而导致静态功耗的增加。此外，MOSFET在室温下的亚阈值摆幅理论上难以小于60mv/decade。降低电路设计中的电源电压是当今半导体工业面临的最大挑战之一，传统的MOSFET技术在超低功耗应用中几乎达到了其物理极限，虽然目前已经广泛提出了许多用于在亚阈值电压下降低SRAM的静态功耗的方法，但是由于MOSFET的上述缺点，在亚阈值工作本文档来自技高网...

【技术保护点】
1.一种具有高稳定性的12T TFET SRAM单元电路结构，其特征在于，所述电路结构包括十个NTFET晶体管和两个PTFET晶体管，十个NTFET晶体管依次记为N1～N10，两个PTFET晶体管分别记为P1、P2，其中：/n电源VDD与NTFET晶体管N7及NTFET晶体管N8的漏极电连接，同时电源VDD也与PTFET晶体管P1的源极以及PTFET晶体管P2的源极电连接；/nPTFET晶体管P1的漏极，与NTFET晶体管N1的漏极、NTFET晶体管N2的栅极、NTFET晶体管N4的栅极、NTFET晶体管N5的漏极、NTFET晶体管N7的栅极以及PTFET晶体管P2的栅极电连接；/nPTFET...

【技术特征摘要】
1.一种具有高稳定性的12TTFETSRAM单元电路结构，其特征在于，所述电路结构包括十个NTFET晶体管和两个PTFET晶体管，十个NTFET晶体管依次记为N1～N10，两个PTFET晶体管分别记为P1、P2，其中：
电源VDD与NTFET晶体管N7及NTFET晶体管N8的漏极电连接，同时电源VDD也与PTFET晶体管P1的源极以及PTFET晶体管P2的源极电连接；
PTFET晶体管P1的漏极，与NTFET晶体管N1的漏极、NTFET晶体管N2的栅极、NTFET晶体管N4的栅极、NTFET晶体管N5的漏极、NTFET晶体管N7的栅极以及PTFET晶体管P2的栅极电连接；
PTFET晶体管P2的漏极，与PTFET晶体管P1的栅极、NTFET晶体管N1的栅极、NTFET晶体管N2的漏极、NTFET晶体管N3的栅极、NTFET晶体管N6的漏极、NTFET晶体管N8的栅极以及NTFET晶体管N10的栅极电连接；
NTFET晶体管N7的源极，与NTFET晶体管N1的源极以及NTFET晶体管N3的漏极电连接；
NTFET晶体管N8的源极，与NTFET晶体管N2的源极以及NTFET晶体管N4的漏极电连接；
NTFET晶体管N9的源极与NTFET晶体管N10的漏极电连接；
NTFET晶体管N3的源极、NTFET晶体管N4的源极以及NTFET晶体管N10的源极与GND电连接。


2.根据权利要求1所述具有高稳定性的12T...

【专利技术属性】
技术研发人员：吴秀龙，张曙光，蔺智挺，彭春雨，卢文娟，陈军宁，
申请(专利权)人：安徽大学，
类型：发明
国别省市：安徽;34