一种基于静态随机存储器的乘法电路结构制造技术

本发明专利技术公开了一种基于静态随机存储器的乘法电路结构，包括N行N列的静态随机存储器SRAM阵列，SRAM阵列与列译码模块、字线驱动和脉冲调制模块、行译码模块相连，待处理的被乘数数据以二进制形式存入在SRAM阵列的存储单元中；待处理的乘数数据以二进制形式串行输入，和经过字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号进行与运算，根据与运算结果开启字线WL，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，位线BLB电压的变化量即可表示乘法结果。上述电路结构可以有效提高运算速度，且由于不再需要在运算单元和存储器中交换数据，能够大幅减少在传输过程消耗的能量。

【技术实现步骤摘要】
一种基于静态随机存储器的乘法电路结构
本专利技术涉及集成电路
，尤其涉及一种基于静态随机存储器的乘法电路结构。
技术介绍
目前，伴随着机器学习、图像识别、目标定位、边缘计算等应用领域的快速发展，这些领域需要处理海量数据和对计算能耗效率要求较高。传统的冯诺伊曼(VonNeumann)架构把处理器计算单元和存储器分开，需要时处理器从存储器读数据，之后在处理器处理完了数据之后再写回存储器。由于摩尔定律的快速发展，内存运行速度与处理器速度的不同步，内存的存取速度严重滞后于处理器的计算速度，内存性能已经成为了计算机整体性能的一个重要瓶颈，内存对于能效比的限制也成了传统冯诺伊曼体系计算机的一个瓶颈，这个瓶颈在机器学习和图像识别这些计算量大的领域尤为明显，为了克服这些传统的冯诺依曼结构带来的弊端，内存内计算(computinginmemory，缩写为CIM)成为解决这个问题的热点，内存内计算不需要把数据传输到处理器中，直接在内存中进行运算，因此大大减少了计算过程中数据存取带来的能量消耗，同时在计算速度和能效上得到提高。而静态随机存储器(SRAM:StaticRandomAccessMemory)由于其不可比拟的优点，如高速、低功耗、和逻辑电路更好的兼容性被广泛的用于高速缓存，特别是随着存储器在芯片面积和功耗中所占的比例越来越大，高速低功耗SRAM设计变得越来越重要。把运算单元或电路深度植入到SRAM存储阵列中，它能够如普通存储器一样存储数据，然后在其中完成一些特定运算。但与此同时，它所占用的面积并没有过多增加，这种方案极大地提高了运算速度并降低了功耗，因为它突破了冯诺伊曼(VonNeumann)架构。针对SRAM内实现内存内计算，现有技术方案的结构一般都较复杂，运算效率并不高，同时占用的面积也较大，由此也增加了运算能量消耗。
技术实现思路
本专利技术的目的是提供一种基于静态随机存储器的乘法电路结构，该电路结构可以同时进行多个数的运算，有效提高了运算速度，且由于不再需要在运算单元和存储器中交换数据，大幅减少了在传输过程消耗的能量。本专利技术的目的是通过以下技术方案实现的：一种基于静态随机存储器的乘法电路结构，所述电路结构包括N行N列的静态随机存储器SRAM阵列，在所述SRAM阵列的外围分别设置列译码模块、控制模块、字线驱动和脉冲调制模块、行译码模块，其中：所述SRAM阵列与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，在乘法运算过程中，通过所述行译码模块和列译码模块按需求开启字线，将待处理的被乘数数据以二进制形式存入在所述SRAM阵列的存储单元中；所述控制模块分别与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，用来提供时序，以控制整体电路功能的正常进行；所述字线驱动和脉冲调制模块与所述行译码模块相连，用来产生所需的不同时间脉冲，在乘法运算阶段，经过所述字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号和从所述行译码模块进来的乘数编码进行与运算后，根据与运算结果来驱动字线WL的开启；所述字线WL的驱动电压由与运算结果产生，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，当放电完成后，位线BLB电压的变化量即可表示乘法结果。由上述本专利技术提供的技术方案可以看出，上述电路结构可以有效提高运算速度，且由于不再需要在运算单元和存储器中交换数据，能够大幅减少在传输过程消耗的能量。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1为本专利技术实施例提供的基于静态随机存储器的乘法电路结构整体示意图；图2为本专利技术实施例所提供6TSRAM单元的电路结构示意图；图3为本专利技术实施例所述电路结构进行乘法运算的时序图；图4为本专利技术实施例所述电路结构进行乘法运算的仿真结果示意图。具体实施方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。下面将结合附图对本专利技术实施例作进一步地详细描述，如图1所示为本专利技术实施例提供的基于静态随机存储器的乘法电路结构整体示意图，所述电路结构主要包括N行N列的静态随机存储器SRAM阵列(MemoryArray)，在所述SRAM阵列的外围分别设置列译码模块(ColumnDecoderModule)、控制模块(ControlModule)、字线驱动和脉冲调制模块(WordLineDriver&PulseWithModule)、行译码模块(RowDecoderModule)，其中：所述电路结构包括N行N列的静态随机存储器SRAM阵列，在所述SRAM阵列的外围分别设置列译码模块、控制模块、字线驱动和脉冲调制模块、行译码模块，其中：所述SRAM阵列与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，在乘法运算过程中，通过所述行译码模块和列译码模块按需求开启字线，将待处理的被乘数数据以二进制形式存入在所述SRAM阵列的存储单元中；所述控制模块分别与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，用来提供时序，以控制整体电路功能的正常进行；所述字线驱动和脉冲调制模块与所述行译码模块相连，用来产生所需的不同时间脉冲，在乘法运算阶段，经过所述字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号和从所述行译码模块进来的乘数编码进行与运算后，根据与运算结果来驱动字线WL的开启；所述字线WL的驱动电压由与运算结果产生，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，当放电完成后，位线BLB电压的变化量即可表示乘法结果。所述SRAM阵列中N行N列的存储单元为6TSRAM单元，如图2所示为本专利技术实施例所提供6TSRAM单元的电路结构示意图，所述6TSRAM单元包括四个NMOS晶体管和两个PMOS晶体管，四个NMOS晶体管分别记为N0～N3，两个PMOS晶体管分别记为P0～P1，其中：PMOS晶体管P0和NMOS晶体管N0构成一个反向器，PMOS晶体管P1和NMOS晶体管N1构成另一个反向器，两个反向器形成交叉耦合结构；PMOS晶体管P0和P1的源极与电源VDD相连，NMOS晶体管NO和N1的源极与地GND相连；NMOS晶体管N2和NMOS晶体管N3作为传输管；NMOS晶体管N2的源极与位线BL相连，栅极与字线WL相连，漏极与存储节点Q相连；NMOS晶体管N3的源极与位线BLB相连，栅极与字线WL相连，漏极与存储节点QB相连。另外，在利用所述SRAM阵列存储被乘数数据时，在不同列的存储单元本文档来自技高网...

【技术保护点】
1.一种基于静态随机存储器的乘法电路结构，其特征在于，所述电路结构包括N行N列的静态随机存储器SRAM阵列，在所述SRAM阵列的外围分别设置列译码模块、控制模块、字线驱动和脉冲调制模块、行译码模块，其中：/n所述SRAM阵列与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，在乘法运算过程中，通过所述行译码模块和列译码模块按需求开启字线，将待处理的被乘数数据以二进制形式存入在所述SRAM阵列的存储单元中；/n所述控制模块分别与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，用来提供时序，以控制整体电路功能的正常进行；/n所述字线驱动和脉冲调制模块与所述行译码模块相连，用来产生所需的不同时间脉冲，在乘法运算阶段，经过所述字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号和从所述行译码模块进来的乘数编码进行与运算后，根据与运算结果来驱动字线WL的开启；/n所述字线WL的驱动电压由与运算结果产生，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，当放电完成后，位线BLB电压的变化量即可表示乘法结果。/n

【技术特征摘要】
1.一种基于静态随机存储器的乘法电路结构，其特征在于，所述电路结构包括N行N列的静态随机存储器SRAM阵列，在所述SRAM阵列的外围分别设置列译码模块、控制模块、字线驱动和脉冲调制模块、行译码模块，其中：
所述SRAM阵列与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，在乘法运算过程中，通过所述行译码模块和列译码模块按需求开启字线，将待处理的被乘数数据以二进制形式存入在所述SRAM阵列的存储单元中；
所述控制模块分别与所述列译码模块、字线驱动和脉冲调制模块、行译码模块相连，用来提供时序，以控制整体电路功能的正常进行；
所述字线驱动和脉冲调制模块与所述行译码模块相连，用来产生所需的不同时间脉冲，在乘法运算阶段，经过所述字线驱动和脉冲调制模块脉冲宽度调制后的WLP信号和从所述行译码模块进来的乘数编码进行与运算后，根据与运算结果来驱动字线WL的开启；
所述字线WL的驱动电压由与运算结果产生，位线BLB根据开启的字线WL和所述存储单元内的数据进行放电，当放电完成后，位线BLB电压的变化量即可表示乘法结果。


2...

【专利技术属性】
技术研发人员：蔺智挺，黎力，吴秀龙，卢文娟，彭春雨，黎轩，陈军宁，
申请(专利权)人：安徽大学，
类型：发明
国别省市：安徽;34