一种EDMA控制器分离式并行数据通道的设计方法技术

本发明专利技术提供了一种EDMA控制器分离式并行数据通道的设计方法，本发明专利技术的显著特征在于通过将EDMA控制器中功能进行分离，通过将EDMA中参数随机访问存储器功能和快速直接存储访问功能进行逻辑分离，为每部分功能分配独立的数据通道，数据通道支持读写并行操作，这样通过数据通道的并行性可以保证EDMA中QDMA模式的快速数据传输不被堵塞，读写操作的并行保证请求的快速执行，并且增加预处理功能，减少错误请求的时间成本。

【技术实现步骤摘要】

本专利技术涉及计算机应用领域，具体地说是一种EDMA控制器分离式并行数据通道的设计方法。
技术介绍
增强型直接存储器访问enhanced-directed-memory-access，简称EDMA控制器作为数字信号控制器digital signal processing，简称DSP，控制数据传输的关键部件，EDMA控制器处理请求的速度成为影响数据传输速率的关键。EDMA中的请求来源分为由事件控制的参数随机访问存储器RAM和寄存器控制的QDMA，QDMA是功能和快速直接存储访问quick-directed-memory-access,简称QDMA，其中QDMA启动更为快速，传输速率也更快，为更加有效的利用QDMA更为快速的特性，同样为其分配一条专数据通道，同参数RAM对应数据通道具有相同的结构和功能。当持续有参数RAM或QDMA请求的发送，会造成另一请求来源的饿死，需设置一种合理高效的仲裁机制。为更加的挖掘提升EDMA传输性能的可能性，通过在数据通道中增加信息缓冲模块和数据缓冲模块，实现了各数据通道内部的读写并行，加快了对传输请求的处理速度。
技术实现思路
针对以上不足，本专利技术提出了一种EDMA控制器分离式并行数据通道的设计方法，采用了两级并行的思想，包括数据通道并行和读写并行，采用令牌环轮转机制+合理高效的规则限制，在大幅度提升请求处理速度的同时，避免了请求饿死请求的出现。此外，在请求处理模块，加入了预处理功能，对请求参数配置进行预判，预判失败的请求直接丢弃，接受下一个请求。本专利技术的目的是按以下方式实现的，包括:(I)传输请求仲裁模块，确定请求优先级；(2)传输请求多队列模块，暂存不同优先级请求；(3)请求处理模块，实现对读写操作的并行处理，其中: 1)传输请求仲裁模块 所有传输请求在写入请求多队列之前必须经过请求链，仲裁机制采用令牌环机制+优先级可变化的仲裁策略，传输请求仲裁及多队列模块的主要功能是对来自QDMA、参数RAM的传输请求作出仲裁，决定哪一个传输请求先进入传输请求多队列中去，请求链中设置两个传输请求节点:上游节点和下游节点，分别对应两个请求来源，处于请求链尾部的请求会被送入传输请求多队列中； 2)传输请求多队列模块 在本专利技术中设置了两个传输请求多队列:参数队列I和参数队列2，接受来自参数队列I和参数队列2的请求，分别对应着不同优先级的请求，两个参数队列具有相同的功能和结构，每个参数队列确保先进入的请求先进入请求处理模块。该部分结构及原理类似于FIFO结构； 3)请求处理模块 每个参数队列对应一个请求处理模块，他们同样具有相同的结构和功能，用来处理来自参数队列的请求，产生读请求并送到总线上，同时接受返回数据，产生写请求，连同写数据送到总线。所述的EDMA控制器分离式并行数据通道的设计方法，上游节点:只接收由参数RAM提交来的传输请求和参数配置信息，传输请求需经过下游节点才可以进入多队列中，节点中已存在的请求优先级高于新提交的请求； 下游节点:会接收来自QDMA和上游节点提交来的传输请求，来自QDMA的请求称为链外请求；来自上游节点的请求由于是按照请求链的顺序传递请求，因此称为链内请求。所述的EDMA控制器分离式并行数据通道的设计方法，请求链中还采用了令牌环轮转机制，令牌环沿着请求链，按从上游节点到下游节点的方向循环，与时钟同步，令牌化在请求链中的作用就是转换持有令牌环节点(只有下游节点才有两个请求来源)处所接收到请求的优先级，同时有链内请求和链外请求提交至下游节点，若下游节点具有令牌，则链外请求优先进入下游节点进而提交至多队列，若下游节点不具有令牌，则是链内已存在的请求优先级高于新提交来的请求。所述的EDMA控制器分离式并行数据通道的设计方法，针对令牌环轮转机制提供了一种优先级可变化的仲裁方案，同一拍到达的请求，离队列越近越先进入，越远越晚进入；正在请求链中传递的传输请求，优先级要高于新提交的请求，从而防止了在请求链上的最后一个传输请求由于新请求的提交而被饿死； 所述的EDMA控制器分离式并行数据通道的设计方法，传输请求仲裁模块根据EDMA参数配置中的寄存器优先级配置位PRI，决定进入请求进入哪个参数队列，从而决定请求交由哪个请求处理模块处理。所述的EDMA控制器分离式并行数据通道的设计方法，定义请求处理模块主要实现功能是接收参数队列的传输请求参数并进行预处理；根据请求参数配置发出读请求命令；接收读请求返回读数据并缓存在通道内的数据RAM中；根据请求参数配置发出写请求命令和写数据。所述的EDMA控制器分离式并行数据通道的设计方法，读写并行操作指的是，读操作返回第一个数据后，同写命令一同发出，之后的操作至请求完全处理完成，读操作和写操作是并行操作的。所述的EDMA控制器分离式并行数据通道的设计方法EDMA控制器中请求来源参数RAM和QDMA，通过传输请求仲裁模块，确定哪个请求进入多队列模块，请求经由多队列模块进入对应通道，进行实际操作的读写流程，传输请求仲裁模块采用令牌环轮转机制，对来自于参数RAM和QDMA的传输请求进行仲裁，并定义一定的判断规则，以达到避免请求饿死情况的出现； 所述的EDMA控制器分离式并行数据通道的设计方法，传输请求多队列模块采用先进先出的原则，不同参数队列接受固定优先级的请求，并同对应请求处理通道绑定；请求处理通道接受到请求，根据接受到请求的参数配置提取出读写操作相关配置，并根据相应配置完成读写请求的发出。所述的EDMA控制器分离式并行数据通道的设计方法，具体操作步骤如下: 参数RAM和QDMA同时有请求到来，由于QDMA请求离参数队列最近，因此QDMA请求先进入参数队列，进入参数队列时，参数队列对应优先级及请求来源中定义存入参数队列，此时，若QDMA持续不断的有请求提交，需要查看令牌环由哪个节点持有，当下游节点持有令牌环时，继续接受QDMA请求，进入参数队列，当令牌环轮转至上游节点，即下游节点不在持有令牌环时，由上游节点提交至下游节点的参数RAM请求在请求链内优先级高于QDMA要进入下游节点的请求，此时参数RAM请求进入参数队列，当请求处理模块空闲时，优先进入参数队列请求进入请求处理模块，在这个过程中，参数队列I和参数队列2中的请求进入对应请求处理模块是并行进行的，进入请求处理模块的请求，会被根据请求的配置信息，将读、写操作进行分离，为后续并行操作做准备，完成后将进入预处理状态，预处理状态，对读操作和写操作的预处理是并行进行的，判断读写操作是否合理，异常请求操作，将丢弃当前请求，继续接受参数队列提交的下一请求。本专利技术的有益效果是:通过将EDMA控制器中功能进行分离，通过将EDMA中参数随机访问存储器功能和快速直接存储访问功能进行逻辑分离，为每部分功能分配独立的数据通道，数据通道支持读写并行操作，这样通过数据通道的并行性可以保证EDMA中QDMA模式的快速数据传输不被堵塞，读写操作的并行保证请求的快速执行，并且增加预处理功能，减少错误请求的时间成本。【附图说明】图1是分离式并行数据通道的结构示意图； 图2是请求链结的构示意图； 图3是请求处理模块的工作状态示意图； 图4是参数队列对应优先级及请求来源表。【具体实施方式】参照本文档来自技高网...

【技术保护点】
一种EDMA控制器分离式并行数据通道的设计方法, 其特征在于，包括：（1）传输请求仲裁模块，确定请求优先级；（2）传输请求多队列模块，暂存不同优先级请求；（3）请求处理模块，实现对读写操作的并行处理，其中：1）传输请求仲裁模块所有传输请求在写入请求多队列之前必须经过请求链，仲裁机制采用令牌环机制+优先级可变化的仲裁策略，传输请求仲裁及多队列模块的主要功能是对来自QDMA、参数RAM的传输请求作出仲裁，决定哪一个传输请求先进入传输请求多队列中去，请求链中设置两个传输请求节点：上游节点和下游节点，分别对应两个请求来源，处于请求链尾部的请求会被送入传输请求多队列中；2）传输请求多队列模块在本专利技术中设置了两个传输请求多队列：参数队列1和参数队列2，接受来自参数队列1和参数队列2的请求，分别对应着不同优先级的请求，两个参数队列具有相同的功能和结构，每个参数队列确保先进入的请求先进入请求处理模块，该部分结构及原理类似于FIFO结构；3）请求处理模块每个参数队列对应一个请求处理模块，他们同样具有相同的结构和功能，用来处理来自参数队列的请求，产生读请求并送到总线上，同时接受返回数据，产生写请求，连同写数据送到总线。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张永照，童元满，李仁刚，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：山东;37