串口主从通信控制系统及方法技术方案

本发明专利技术提供一种串口主从通信控制系统及方法，用于解决现有技术中串口主从通信结构复杂，串口数量受制约的问题。主控卡向从卡发送控制信号时依据时钟周期进行计数，直至达到一预设的编码值时停止计数，并依据编码值与主控卡的时钟周期生成一编码脉冲信号主控卡通过串口以分时复用的方式发送调试串口信号及经编码的控制信号。从卡接收主控卡发送的调试串口信号及经编码的控制信号，并在接收到控制信号时将其进行解码以选通或关闭相应通道的串口。

【技术实现步骤摘要】

本专利技术涉及通信领域，特别是涉及一种。
技术介绍
串口技术是一个非常成熟的低速通信接口，在当今高密度高速系统中，它仍然在很多智能可管理芯片中广泛使用，不可替代。在通信设备等大型系统中，经常会采用一主控卡，多从卡的设计方式，支持多种从卡，这些从卡类型多样，可以灵活的添加或者移除。从卡和主控卡的连接多采用共用背板或者线缆的方式连接，从卡和主控间接口信号通常除了业务信号接口之外，还会预留电源，管理，以及调试接口 ；随着智能化的越来越高，从卡上会有多个智能芯片具有串口，串口会提供底层的命令和信息显示，而这些串口需要连接到主控卡，用于调试，诊断或者通信之用。 这种情况下，通常主控卡和从卡间串口连接会有两种方式: 方案一，如附图1所示，主控和从卡之间采用点到点的连接，从卡接入主控板上的FPGA (Field 一 Programmable Gate Array,现场可编程门阵列),由主控板直接选通其中一路进行通信。 方案二，如附图2所示，把从属设备直接挂在同一组串口总线上，主控卡通过额外的通信接口和从属设备通信，从卡再决定是否占用或释放串口总线。 但是，上述两种方案都存在一定的问题。 对于方案一，主控卡和从卡之间连接线很多，增加了背板设计的复杂度，而且配置不灵活，背板预留了几路串口就只能接几个串口，每一块从卡能够接出的串口数量是固定的。 对于方案二，背板需要规划控制总线接口类型及预算从卡引出串口数量，主控卡和从卡之间控制信号较多，背板设计复杂度增加，配置不灵活，每一块从卡能够接出的串口数量也是固定的，对于系统的智能性很不方便。 对于上述几种方法存在的问题，亟需开发出一种主从板卡间多串口通信背板设计简单，管理方式灵活，对软件依赖性低适用范围广泛的串口主从通信方法。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种，用于解决现有技术中串口主从通信结构复杂，串口数量受制约的问题。 为实现上述目的及其他相关目的，本专利技术提供一种串口主从通信控制系统，包括:主控卡，用于通过串口以分时复用的方式发送调试串口信号及经编码的控制信号； 至少一从卡，通过串口与所述主控卡连接，并与所述主控卡为同频时钟，用于接收所述主控卡发送的发送调试串口信号及经编码的控制信号，并在接收到所述控制信号时将其进行解码以选通或关闭相应通道的串口。 优选地，所述主控卡包括:编码寄存器，用于存储至少一编码值；脉宽生成器，用于在所述主控卡向所述从卡发送控制信号时依据时钟周期开始计数，直至达到所述编码值时停止计数，并依据所述编码值与所述主控卡的时钟周期生成一编码脉冲信号；输出选择器，用于输出所述调试串口信号或编码脉冲信号；CPU控制模块，用于控制所述输出选择器以分时复用的方式输出所述调试串口信号或编码脉冲信号，以及用于向所述从卡发送控制信号时将所述脉宽生成器清零以便其开始计数。 优选地，所述从卡包括:脉宽计数器，用于检测到所述主控卡输出的编码脉冲信号时依据时钟周期开始计数，直至接收到所述主控卡发送的调试串口信号时停止计数，并将所述计数结果输出；译码器，用于接收所述计数结果并依据所述时钟周期解码得到的一解码值；选通控制器，用于根据所述译码器解码出的解码值选通或关闭相应通道的串口。 优选地，所述系统还包括一背板，用于连接所述主控卡和至少一从卡之间的串口。 本专利技术还提供一种串口主从通信控制方法，所述控制方法应用于包括主控卡以及至少一从卡组成的串口通信架构中，所述主控卡与所述从卡的时钟为同频时钟，所述主控卡通过串口向所述从卡发送调试串口信号及控制信号，包括:令所述主控卡通过串口以分时复用的方式发送调试串口信号及经编码的控制信号；令所述从卡接收所述主控卡发送的调试串口信号及经编码的控制信号，并在接收到所述控制信号时将其进行解码，以选通或关闭相应通道的串口。 优选地，所述主控卡发送经编码的控制信号的步骤包括:在所述主控卡向所述从卡发送控制信号时依据时钟周期开始计数，直至达到一预设的编码值时停止计数，并依据所述编码值与所述主控卡的时钟周期生成一编码脉冲信号。 优选地，所述从卡接收到经编码的控制信号并将其进行解码的步骤包括:用于检测到所述主控卡输出的编码脉冲信号时依据时钟周期开始计数，直至接收到所述主控卡发送的调试串口信号时停止计数，并将所述计数结果输出；根据所述计数结果并依据所述时钟周期解码得到一解码值。 如上所述，本专利技术的，具有以下有益效果: 1、背板总线极简，设计规划简单，易于升级； 2、各线卡支持的串口数量灵活，配置智能方便； 3、从卡不需要CPU参与，智能化要求低； 4、逻辑简单，成本低廉。 【附图说明】 图1显示为现有技术中的方案一的结构示意图。 图2显示为现有技术中的方案二的结构示意图。 图3显示为本专利技术的串口主从通信控制系统的结构示意图。 图4显示为本专利技术串口主从通信控制系统的主控卡结构示意图。 图5显示为本专利技术串口主从通信控制系统的从卡结构示意图。 图6显示为本专利技术串口主从通信控制方法的工作流程示意图。 图7显示为本专利技术串口主从通信控制方法的主卡工作流程示意图。 图8显示为本专利技术串口主从通信控制方法的从卡工作流程示意图 元件标号说明 2 串口主从通信控制系统 21 主控卡 22 背板 23 从卡 211编码寄存器 212脉宽生成器 213输出选择器 214 CPU控制模块 215 主控串口 216 RS232 收发器 217主控卡高速时钟 231脉宽计数器 232译码器 233选通控制器 234从卡高速时钟 S1-S2 步骤 SI 1-S17 步骤 S21-S28 步骤 【具体实施方式】 以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。 需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。 请参阅图3-5，本专利技术提供一种串口主从通信控制系统，用于解决现有技术中串口主从通信结构复杂，串口数量受制约的问题。以下将详细阐述本专利技术的一种串口主从通信控制系统的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本专利技术的一种串口主从通信控制系统。 下面结合实施例和附图对本专利技术进行详细说明。于具体的实施例中，作为脉宽检测的可以是逻辑“ 1”，也可以是逻辑“ O ”。 本实施例提供一种串口主从通信控制系统，请参阅图3，显示为本专利技术的串口主从通信控制系统架构示意图，所述串口主从通信控制系统2包括:主控卡21，至少一从卡23。 所述主控卡21，用于通过串口以分时复用的方式发送调试串口信号及经编码的控制信号。请参阅图4，主控卡21的结构为，包括:本文档来自技高网...

【技术保护点】
一种串口主从通信控制系统，其特征在于，包括：主控卡，用于通过串口以分时复用的方式发送调试串口信号及经编码的控制信号；至少一从卡，通过串口与所述主控卡连接，并与所述主控卡为同频时钟，用于接收所述主控卡发送的调试串口信号及经编码的控制信号，并在接收到所述控制信号时将其进行解码以选通或关闭相应通道的串口。

【技术特征摘要】
1.一种串口主从通信控制系统，其特征在于，包括: 主控卡，用于通过串口以分时复用的方式发送调试串口信号及经编码的控制信号； 至少一从卡，通过串口与所述主控卡连接，并与所述主控卡为同频时钟，用于接收所述主控卡发送的调试串口信号及经编码的控制信号，并在接收到所述控制信号时将其进行解码以选通或关闭相应通道的串口。2.根据权利要求1所述的串口主从通信控制系统，其特征在于，所述主控卡包括: 编码寄存器，用于存储至少一编码值； 脉宽生成器，用于在所述主控卡向所述从卡发送控制信号时依据时钟周期开始计数，直至达到所述编码值时停止计数，并依据所述编码值与所述主控卡的时钟周期生成一编码脉冲信号； 输出选择器，用于输出所述调试串口信号或编码脉冲信号； (PU控制模块，用于控制所述输出选择器以分时复用的方式输出所述调试串口信号或编码脉冲信号，以及用于在发送控制信号时将所述脉宽生成器清零以便其开始计数。3.根据权利要求2所述的串口主从通信控制系统，其特征在于，所述从卡包括: 脉宽计数器，用于在检测到所述主控卡输出的编码脉冲信号时，依据时钟周期开始计数，直至接收到所述主控卡发送的调试串口信号时停止计数，并将所述计数结果输出； 译码器，用于接收所述计数结果并依据所述时钟周期解码得到的一解码值； 选通控制器，用于根据所述译码...

【专利技术属性】
技术研发人员：吴夕周，
申请(专利权)人：上海斐讯数据通信技术有限公司，
类型：发明
国别省市：上海;31