具有高雪崩耐量的碳化硅肖特基二极管器件及其制造方法技术

本发明专利技术涉及功率半导体技术领域，公开了一种具有高雪崩耐量的碳化硅肖特基二极管器件及其制造方法。包含一N型衬底，一N‑型漂移区，一外主结，若干内主结，若干沟槽，一场限环终端，一阴极和一阳极。其中阴极位于衬底的底部，在衬底上方为漂移区。漂移区的顶部排布有刻蚀沟槽，同时通过P型离子注入在漂移区的顶部形成了主结和场限环终端，场限环终端的最内侧以及内主结包裹刻蚀沟槽。在外延层的上部有阳极，填充沟槽并部分覆盖外主结。本发明专利技术通过增加雪崩击穿后电流丝的震荡位置，提高了器件的雪崩耐量。

【技术实现步骤摘要】
具有高雪崩耐量的碳化硅肖特基二极管器件及其制造方法
本专利技术属于半导体功率器件
，尤其涉及一种具有高雪崩耐量的碳化硅肖特基二极管器件及制备方法。
技术介绍
碳化硅材料具有优良的材料特性，被认为是下一代功率半导体技术的核心材料。碳化硅肖特基二极管通常与全控型开关器件反并列构成完整的开关模块，在感性负载的电路开关中起到提供回路能量泄放的作用，是电力电子模块的重要组成部分。在电力电子电路中，由于浪涌电路的影响，二极管会经常遇到尖峰大电压状态，此时外加电压大于器件的击穿电压，容易导致器件因为吸收过大的能量而损坏，进而使得系统失效和损坏。因此碳化硅二极管的雪崩耐量能够极大的影响电路和系统的稳定性和鲁棒性。在实际应用中常常需要设计复杂的抑制和过压保护电路，导致系统成本的增加。在碳化硅JBS器件中，超出击穿电压的反向偏压会导致向阳极区域流动的电流局部集中而产生热破坏。
技术实现思路
(一)要解决的技术问题本专利技术的目的是针对碳化硅材料特点，提出一种碳化硅肖特基二极管器件结构，其具有高雪崩耐量的特性，能够大幅提高系统的稳定性和鲁棒性。该器件工艺简单，且与现有碳化硅垂直结构功率器件的工艺基本兼容。(二)技术方案本专利技术的技术方案综合考虑材料特性、工艺难度、器件性能和成本等方面，提供一种高雪崩耐量的碳化硅肖特基二极管器件结构。图1为该器件结构示意图。包含N型衬底101，N-型漂移区102，外主结103，内主结105，沟槽104，场限环终端106，阴极107和阳极108。其中阴极107位于衬底101的底部，在衬底101上方为漂移区102。漂移区102的顶部排布有刻蚀沟槽104，同时通过P型离子注入在漂移区102的顶部形成了主结103和场限环终端106，场限环终端106的最内侧以及内主结105包裹刻蚀沟槽。在外延层102的上部有阳极108，填充沟槽104并部分覆盖外主结103。本专利技术的另一方面，提出了制备该高雪崩耐量碳化硅肖特基二极管器件的基本工艺流程，包括以下步骤：S1：在N型掺杂衬底上外延生长漂移区；S2：在漂移区顶部刻蚀内主结沟槽和终端内沟槽；S3：P型离子注入形成终端区域和主结区域，并激活退火；S4：蒸发阴极金属并做欧姆接触退火；S5：溅射阳极金属并剥离，退火后形成阳极肖特基接触。(三)有益结果本专利技术设计了一种高雪崩耐量的碳化硅肖特基二极管结构，该器件与现有的碳化硅肖特基二极管器件工艺兼容，且成本较为低廉。图2为传统的结型碳化硅肖特基二极管结构，从下至上分别为阴极205、衬底201、漂移区202、阳极204，在阳极204的下方通过离子注入在漂移区202的顶部形成了主结203，器件边缘通过离子注入在漂移区202的顶部形成场限环终端206。当器件的主结203边缘发生雪崩击穿时，电流急剧增大，雪崩电流在主结边缘集中，当电流密度大于临界电流密度时，载流子对漂移区内电荷调制使二极管表现出负阻效应。当载流子波动使得某处电流密度高于平均电流密度，则在该处的空间电荷区域压降进一步减小，导致电流密度进一步增加，形成正反馈机制，同时由于电流密度的增加，导致该部分产热增加，导致热电击穿，最终器件损坏。在JBS器件主结的边缘区域，存在终端结构206，在阻断状态下，一次击穿首先发生在终端206边缘，但器件一次击穿之后，随着电流的逐渐增大，器件进入负阻阶段。由于电势从主结203边缘到器件终端206边缘逐渐减弱，因此在负阻状态下，大量电子向主结203边缘移动，使得雪崩电流集中于主结203边缘，导致主结203边缘热电击穿。在本专利技术所设计的高雪崩耐量的碳化硅肖特基二极管中，利用沟槽将主结和终端都分成了两类。通过合理的场限环间距设计，本专利技术所设计的器件能够实现预定的阻断电压值。当一次击穿在终端106的最外边缘发生后，电流丝向有源区内移动，由于内主结105的深度较深且与金属接触面积较大，主结103的深度较浅且与金属接触面积较小，通过合理的器件尺寸结构设计，能够实现雪崩一次击穿后形成的电流丝由原有的主结103至终端106外边缘的震荡变为外主结103、内主结105和终端106外边缘的震荡。同时由于终端106内环沟槽的存在，部分吸收了雪崩击穿的能量。最终实现了器件雪崩耐量的大幅提升。附图说明图1为本专利技术的高雪崩耐量碳化硅肖特基二极管器件结构图；图2为普通碳化硅肖特基二极管结构图；图3为本专利技术的高雪崩耐量碳化硅肖特基二极管工艺流程图；图4为本专利技术实施例所提供的器件制备工艺步骤S1示意图；图5为本专利技术实施例所提供的器件制备工艺步骤S2示意图；图6为本专利技术实施例所提供的器件制备工艺步骤S3示意图；图7为本专利技术实施例所提供的器件制备工艺步骤S4示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术作进一步的详细说明。实施例：本专利技术实施例的一方面提供了一种高雪崩耐量碳化硅肖特基二极管结构，图1为本专利技术的高雪崩耐量碳化硅肖特基二极管器件结构图。如图1所示，该器件结构包含一N型衬底101，一N-型漂移区102，一外主结103，若干内主结105，若干沟槽104，一场限环终端106，一阴极107和一阳极108。其中阴极107位于衬底101的底部，在衬底101上方为漂移区102。漂移区102的顶部排布有刻蚀沟槽104，同时通过P型离子注入在漂移区102的顶部形成了主结103和场限环终端106，场限环终端106的最内侧以及内主结105包裹刻蚀沟槽。在外延层102的上部有阳极108，填充沟槽104并部分覆盖外主结103。在本实施例中，优选的，所述N型高掺杂衬底掺杂浓度为为1×1018cm-3至1×1021cm-3。所示N型漂移区厚度为5μm至200μm，掺杂浓度为1×1014cm-3至3×1016cm-3，设计者可以借助半导体器件知识很容易选定漂移区的厚度和掺杂浓度。优选的，所述沟槽104的深度为0.3μm至2μm。由于场限环终端106、外主结103和内主结105均由一次离子注入形成，因此其具有相同的掺杂浓度和深度，可选的，其掺杂浓度为1×1018cm-3至5×1019cm-3，深度为0.3μm至2.5μm。在本实施例中，优选的，阴极107采用金属Ni与衬底欧姆接触形成，金属厚度为100nm至400nm，阳极108采用金属Ti与碳化硅表面接触形成，厚度为300nm至2μm。本专利技术实施例的另一方面，提供了制备该高雪崩耐量碳化硅肖特基二极管的基本工艺流程，包括以下步骤：步骤S1：在N型掺杂衬底上外延生长漂移区；步骤S2：在漂移区顶部刻蚀内主结沟槽和终端内沟槽；清洗外延片表面，使用PECVD在碳化硅表面生长SiO2，在1000℃在1000℃氧气氛围中增密SiO2三小时。之后在二氧化硅表面涂胶光刻显影后蒸发金属Ti，经过剥离形成SiO2刻蚀掩膜，使用CF本文档来自技高网...

【技术保护点】
1.一种具有高雪崩耐量的碳化硅肖特基二极管器件，其特征在于，包含一N型衬底，一N-型漂移区，一外主结，若干内主结，若干沟槽，一场限环终端，一阴极和一阳极。其中阴极位于衬底的底部，在衬底上方为漂移区。漂移区的顶部排布有刻蚀沟槽，同时通过P型离子注入在漂移区的顶部形成了主结和场限环终端，场限环终端的最内侧以及内主结包裹刻蚀沟槽。在外延层的上部有阳极，填充沟槽并部分覆盖外主结。/n

【技术特征摘要】
1.一种具有高雪崩耐量的碳化硅肖特基二极管器件，其特征在于，包含一N型衬底，一N-型漂移区，一外主结，若干内主结，若干沟槽，一场限环终端，一阴极和一阳极。其中阴极位于衬底的底部，在衬底上方为漂移区。漂移区的顶部排布有刻蚀沟槽，同时通过P型离子注入在漂移区的顶部形成了主结和场限环终端，场限环终端的最内侧以及内主结包裹刻蚀沟槽。在外延层的上部有阳极，填充沟槽并部分覆盖外主结。


2.根据权利要求1所述的碳化硅肖特基二极管器件，其特征在于，所述N型高掺杂衬底掺杂浓度为为1×1018cm-3至1×1021cm-3。所述N型漂移区厚度为5μm至200μm，掺杂浓度为1×1014cm-3至3×1016cm-3，设计者可以借助半导体器件知识很容易选定漂移区的厚度和掺杂浓度。


3.根据权利要求1所述的碳化硅肖特基二极管器件，其特征在于，所述沟槽104的深度为0.3μm至2μm。由于...

【专利技术属性】
技术研发人员：温正欣，叶怀宇，张国旗，
申请(专利权)人：深圳第三代半导体研究院，
类型：发明
国别省市：广东;44