一种基于FPGA的三相电网基波信号快速提取算法实现方法技术

本发明专利技术公开了一种基于FPGA的三相电网基波信号快速提取算法实现方法，属于电力电子技术领域。本发明专利技术的实现平台为FPGA，采用硬件描述语言实现，包括鉴相器、环路滤波器、压控振荡器和方波生成器。所述鉴相器、环路滤波器和压控振荡器组成三相电网基波信号快速提取算法的前向通道，所述的方波生成器为反馈通道。本发明专利技术可以在复杂电网环境下及时、有效地跟踪并锁定三相电网电压的基波信号，计算简便，动态和静态跟踪特性良好，以纯硬件的方式实现并行处理，响应时间短。

A fast algorithm of fundamental signal extraction for three-phase power system based on FPGA

【技术实现步骤摘要】
一种基于FPGA的三相电网基波信号快速提取算法实现方法
本专利技术涉及一种基于FPGA的三相电网基波信号快速提取算法实现方法，属于电力电子

技术介绍
随着能源互联网技术的发展，多种新能源以不同方式接入电力系统。锁相环是一种使输出信号与基准信号在频率和相位上保持同步的电路单元，锁相环在单相、三相并网系统中起着至关重要的作用，电网电压的频率和相位信息获取，及锁相的准确性直接关乎到整个系统的控制性能，进而影响到并网系统的有效性；尤其在复杂的、非理想的电网环境下，存在三相不平衡、相位突变、谐波严重和电压跌落等现象，要确保系统具有很好的稳定性，就要准确、快速地检测电网电压频率及相位，以确保计算的正确性，因此锁相环是系统可靠运行的根本。锁相环一般分为开环锁相环和闭环锁相环，开环锁相环主要有过零鉴相锁相环、基于低通滤波器的锁相环、基于空间矢量滤波器的锁相环等，大都存在锁相精度不高、反应慢、对系统频率变化和非理想环境变化不敏感等问题。为有效提高锁相环的锁相精度及快速响应性，一般采用闭环锁相环技术。在三相并网锁相环设计领域，常见的方法有：(1)单同步坐标系软件锁相环(SSRF-SPLL)，该方法有效应用于电网平衡时的幅值、频率与相位检测，动稳态响应性能较好；但当电网不平衡时，SSRF-SPLL输出相位中存在2倍频基波成分使得后续处理较为复杂。(2)基于对称分量的单同步坐标系软件锁相环(EPLL-SSRF)，该锁相环可以抑制不平衡电压中负序分量的影响；但当电网电压频率发生突变时，对输入电压进行实时90°的偏移是较为困难的；同时存在电网电压相位或频率发生突变时，响应时间较长的问题。(3)基于双同步坐标系的解耦锁相环(DDSRF-SPLL)，该锁相环采用了基于正、负序分量的双同步坐标系结构，实现了正、负序的解耦，有效解决了三相不平衡时的锁相问题，但较长的响应时间无法满足高性能锁相对快速性的要求。(4)基于双二阶广义积分器的锁相环(DSOGI-PLL)，该锁相环通过二阶广义积分器产生正交信号和滤除谐波，可实现在电网电压不对称和畸变情况下同步信号的提取，但当电网电压含有多次谐波时，则滤波效果不理想。本专利技术针对能源互联网系统并网过程中存在的复杂的、非理想的电网环境，研究一种基于FPGA的三相电网基波信号快速提取算法实现方法，大幅简化三相电网基波信号提取的计算过程，便于FPGA实现；同时，能保证在复杂的、非理想的电网环境下有效跟踪基波信号，具有良好的动静态跟踪性能，且能同时适用于单相和三相并网系统。
技术实现思路
本专利技术针对现有技术中提到的三相电网基波信号提取过程中存在的困难问题，提出了一种基于FPGA的三相电网基波信号快速提取算法实现方法，所述实现方法可以在复杂电网环境下及时、有效地跟踪并锁定电网电压的基波信号，计算简便，动态和静态跟踪特性良好，以纯硬件的方式实现并行处理，响应时间短。本专利技术技术解决方案：所述的基于FPGA的三相电网基波信号快速提取算法实现方法包括鉴相器、环路滤波器、压控振荡器和方波生成器；所述鉴相器的输入为被测三相电网的电压信号；所述压控振荡器的输出为提取的被测三相电网电压的基波信号：所述鉴相器、环路滤波器和压控振荡器组成三相电网基波信号快速提取算法的前向通道，所述方波生成器为反馈通道。所述鉴相器包括乘法器和积分器模块。所述环路滤波器采用比例积分调节器。所述压控振荡器通过一阶积分实现。所述方波生成器采用脉冲信号发生器，所述方波生成器向所述鉴相器提供方波信号。本专利技术的有益效果在于：(1)本专利技术提出的一种基于FPGA的三相电网基波信号快速提取算法实现方法，通过前向通道中的鉴相器和反馈通道中的方波生成器，可消除与电网相同次数的低次谐波，有效避免了相位偏差问题的出现。(2)本专利技术提出的一种基于FPGA的三相电网基波信号快速提取算法实现方法，与常规基于同步坐标系的锁相环相比，不用经过坐标变换，省略了三个正余弦乘法器，从而节省了大量的存储空间，且能在非理想电网情况下更好的跟踪三相电网基波信号。(3)本专利技术提出的一种基于FPGA的三相电网基波信号快速提取算法实现方法中的鉴相器不仅可以很好的应用于三相并网锁相环系统，也可很好的应用于单相并网锁相环系统。(4)本专利技术提出的一种基于FPGA的三相电网基波信号快速提取算法实现方法，以纯硬件的方式并行处理，不占用CPU资源，极大地缩短处理时间，在复杂的、非理想的电网环境下，动态和静态特性良好，且能满足对电压和相位信息的实时性和准确性要求。附图说明构成本申请的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施及说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1示出了基于FPGA的三相电网基波信号快速提取算法实现方法的流程框图；图2a示出了根据本专利技术一实施例的幅值突变情况下输入的三相电网电压随时间变化图；图2b示出了根据本专利技术一实施例的幅值突变情况下输出的基波信号频率随时间变化图；图2c示出了根据本专利技术一实施例的幅值突变情况下输出的基波信号相位随时间变化图；图3a示出了根据本专利技术一实施例的A相缺相情况下输入的三相电网电压随时间变化图；图3b示出了根据本专利技术一实施例的A相缺相情况下输出的基波信号频率随时间变化图；图3c示出了根据本专利技术一实施例的A相缺相情况下输出的基波信号相位随时间变化图；图4a示出了根据本专利技术一实施例的相位突变情况下输入的三相电网电压随时间变化图；图4b示出了根据本专利技术一实施例的相位突变情况下输出的基波信号频率随时间变化图；图4c示出了根据本专利技术一实施例的相位突变情况下输出的基波信号相位随时间变化图；图5a示出了根据本专利技术一实施例的频率突变情况下输入的三相电网电压随时间变化图；图5b示出了根据本专利技术一实施例的频率突变情况下输出的基波信号频率随时间变化图；图5c示出了根据本专利技术一实施例的频率突变情况下输出的基波信号相位随时间变化图；图6a示出了根据本专利技术一实施例的谐波干扰情况下输入的三相电网电压随时间变化图；图6b示出了根据本专利技术一实施例的谐波干扰情况下输出的基波信号频率随时间变化图；图6c示出了根据本专利技术一实施例的谐波干扰情况下输出的基波信号相位随时间变化图。具体实施方式下面将结合附图和具体实施例对本专利技术作进一步说明。一种基于FPGA的三相电网基波信号快速提取算法实现方法，包括鉴相器、环路滤波器、压控振荡器和方波生成器；所述鉴相器的输入为被测三相电网的电压信号；所述压控振荡器的输出为提取的被测三相电网电压的基波信号；所述鉴相器、环路滤波器和压控振荡器组成三相电网基波信号快速提取过程的前向通道，所述方波生成器为反馈通道。所述鉴相器包括乘法器和积分器模块。所述环路滤波器采用比例积分调节器。所述压控振荡器通过一阶积分实现。所述方波生成器采用脉冲信号发生器，所述方本文档来自技高网...

【技术保护点】
1.一种基于FPGA的三相电网基波信号快速提取算法实现方法，其实现平台为FPGA，采用硬件描述语言实现，其特征在于：包括鉴相器、环路滤波器、压控振荡器和方波生成器；所述鉴相器的输入为被测三相电网的电压信号；所述压控振荡器的输出为提取的被测三相电网电压的基波信号；所述鉴相器、环路滤波器和压控振荡器组成三相电网基波信号快速提取算法的前向通道，所述的方波生成器为反馈通道。/n

【技术特征摘要】
1.一种基于FPGA的三相电网基波信号快速提取算法实现方法，其实现平台为FPGA，采用硬件描述语言实现，其特征在于：包括鉴相器、环路滤波器、压控振荡器和方波生成器；所述鉴相器的输入为被测三相电网的电压信号；所述压控振荡器的输出为提取的被测三相电网电压的基波信号；所述鉴相器、环路滤波器和压控振荡器组成三相电网基波信号快速提取算法的前向通道，所述的方波生成器为反馈通道。


2.根据权利要求1所述的一种基于FPGA的三相电网基波信号快速提取算法实现方法，其特征在于：所述鉴相器包括乘法器和积分器模块，计算公式为：












φd＝φ1+φ0(5)
其中，ui(t)为所述鉴相器输入的三相电网电压信号，uf(t)为所述鉴相器的输出信号，uos(t)为所述方波生成器的输出信号，umult(t)为所述鉴相器中乘法器的输出信号，umult(t)是ui(t)与uos(t)在所述鉴相器的乘法器中进行乘法运算的输出结果，uf(t)为所述鉴相器中积分器的输出信号，uf(t)是umult(t)在所述鉴相器的积分器中进行积分运...

【专利技术属性】
技术研发人员：李国丽，王群京，袁庆庆，钱喆，
申请(专利权)人：安徽大学，
类型：发明
国别省市：安徽;34