一种逻辑控制电路、及射频通信装置制造方法及图纸

技术编号:22841293 阅读:15 留言:0更新日期:2019-12-14 20:09
本实用新型专利技术公开了一种逻辑控制电路、及射频通信装置,该逻辑控制电路包括用于输入第一逻辑信号的第一输入端、用于输入第二逻辑信号的第二输入端、用于输出第三逻辑信号的输出端、译码电路、及沿触发脉冲电路,沿触发脉冲电路被设置为根据第一逻辑信号和/或第二逻辑信号的逻辑状态,输出相应逻辑状态的第四逻辑信号至译码电路;译码电路被设置为根据第四逻辑信号,对第一逻辑信号和第二逻辑信号进行译码处理,得到第三逻辑信号输出至输出端。

A logic control circuit and RF communication device

【技术实现步骤摘要】
一种逻辑控制电路、及射频通信装置
本技术涉及电路设计
,更具体地,涉及一种逻辑控制电路、及射频通信装置。
技术介绍
射频开关广泛应用于无线通信装置的射频前端设计中,可应用于各种需要对射频传输信号的导通或者截止状态进行有效控制的场合,譬如射频发射开关、接收开关、通道选择开关、天线调谐开关等等。射频开关芯片通常包含不止一组开关通路,为此需要根据输入的多个逻辑信号来确定具体通路的导通或者截止以及开关整体状态的转换,如高隔离模式(HighIsolation)、关闭模式(ShutDown)等。该逻辑信号可以是来自通用输入输出的并行接口(GPIO),也可以来自串行输入输出的总线接口(如MIPI)。当射频开关的通路数量较多的情况下,通常会采用译码电路,对输入的n个逻辑信号进行译码处理,以得到m个逻辑信号(m大于n)对开关通路进行控制。例如,在输入的逻辑信号的数量为n的情况下,可以输出2的n次方个状态的逻辑信号。但是,现有的译码电路常常会出现输入的逻辑信号的时序无法做到严格一致的问题。譬如,输入译码电路的A、B两个逻辑信号同时发生切换时,按照理想译码处理,应该是译码电路对切换后的逻辑信号A和切换后的逻辑信号B进行译码处理得到最终的输出逻辑信号。但有可能逻辑信号A相对于逻辑信号B提前完成电平切换,那么,译码电路则会对切换后的逻辑信号A和逻辑信号B进行译码处理得到中间状态的输出逻辑信号。且中间状态的输出逻辑信号持续时间长度取决于逻辑信号A、B切换的相对时序间隔。输出逻辑信号的这种中间状态是完全随机的,可以有多种可能结果。如果中间状态的输出逻辑信号具有明确含义的工作状态,则该结果有可能导致错误的功能出现。由于射频开关芯片不同通路的切换时间非常短(例如可以是小于5us),因此,输出逻辑信号的任何状态都有可能非常迅速的传递给射频开关。如果上述中间状态出现而且持续时间不可忽略,则有可能导致射频开关的误操作。特别的,当射频开关的输入逻辑信号在芯片上或者外部连接过程中有较长的布线距离时,更容易导致输入逻辑信号在时序变化上的不一致。
技术实现思路
本技术实施例的一个目的是提供一种能够提高译码处理准确性的技术方案。根据本技术的第一方面,提供了一种逻辑控制电路,包括用于输入第一逻辑信号的第一输入端、用于输入第二逻辑信号的第二输入端、用于输出第三逻辑信号的输出端、译码电路、及沿触发脉冲电路,所述沿触发脉冲电路的输出端与所述译码电路的输入端连接;所述沿触发脉冲电路被设置为根据所述第一逻辑信号和/或所述第二逻辑信号的逻辑状态,输出相应逻辑状态的第四逻辑信号至所述译码电路;所述译码电路被设置为根据所述第四逻辑信号,对所述第一逻辑信号和所述第二逻辑信号进行译码处理,得到所述第三逻辑信号输出至所述输出端。可选的,所述沿触发脉冲电路还被设置为在检测到所述第一逻辑信号和/或所述第二逻辑信号的逻辑状态发生翻转时,在设定时长内将所述第四逻辑信号由无效逻辑状态切换为有效逻辑状态。可选的,所述有效逻辑状态为高电平;所述沿触发脉冲电路包括第一延迟电路、第二延迟电路、第一异或门、第二异或门、及或门,所述第一延迟电路被设置为对所述第一逻辑信号进行延迟所述设定时长的处理,得到延迟的第一逻辑信号;所述第二延迟电路被设置为对所述第二逻辑信号进行延迟所述设定时长的处理,得到延迟的第二逻辑信号;所述第一异或门被设置为对所述第一逻辑信号和所述延迟的第一逻辑信号进行异或逻辑运算,得到第一异或结果;所述第二异或门被设置为对所述第二逻辑信号和所述延迟的第二逻辑信号进行异或逻辑运算,得到第二异或结果;所述或门被设置为对所述第一异或结果和所述第二异或结果进行或逻辑运算,得到所述第四逻辑信号。可选的,在所述第四逻辑信号为有效逻辑状态的情况下,所述译码电路被设置为对所述第一逻辑信号、所述第二逻辑信号和所述第四逻辑信号进行译码处理得到的第三逻辑信号的逻辑状态,与对所述第一逻辑信号和所述第二逻辑信号进行译码处理得到的第三逻辑信号的逻辑状态相同;在所述第四逻辑信号为无效逻辑状态的情况下,所述译码电路被设置为输出指定逻辑状态的第三逻辑信号。可选的,所述指定逻辑状态为低电平,所述有效逻辑状态为高电平;所述译码电路包括或非门,所述或非门被设置为对所述第一逻辑信号、所述第二逻辑信号、及所述第四逻辑信号进行或非处理,得到所述第三逻辑信号输出至所述输出端。可选的,所述指定逻辑状态为高电平,所述有效逻辑状态为高电平;所述译码电路包括或门,所述或门被设置为对所述第一逻辑信号、所述第二逻辑信号和所述第四逻辑信号进行或逻辑处理,得到所述第三逻辑信号输出至所述输出端。可选的,所述指定逻辑状态为低电平,所述有效逻辑状态为低电平;所述译码电路包括与门,所述与门被设置为对所述第一逻辑信号、所述第二逻辑信号和所述第四逻辑信号进行与逻辑处理,得到所述第三逻辑信号输出至所述输出端。可选的,所述指定逻辑状态为高电平,所述有效逻辑状态为低电平;所述译码电路包括与非门,所述与非门被设置为对所述第一逻辑信号、所述第二逻辑信号和所述第四逻辑信号进行与非逻辑处理,得到所述第三逻辑信号输出至所述输出端。根据本技术的第二方面,提供了一种射频通信装置,所述射频通信装置包括射频开关、及根据本技术第一方面所述的逻辑控制电路,所述逻辑控制电路被设置为根据所述第三逻辑信号控制所述射频开关的选通状态。本技术的实施例中,沿触发脉冲电路可以在第一逻辑信号和第二逻辑信号的逻辑状态由于时序无法同时发生翻转时,在设定时长内将第四逻辑信号由无效逻辑状态切换为有效逻辑状态,使得第三逻辑信号在设定时长内为指定逻辑状态,在设定时长后第一逻辑信号和第二逻辑信号的逻辑状态稳定的情况下,再重新对翻转后的第一逻辑信号和翻转后的第二逻辑信号进行第一逻辑运算,得到对应逻辑状态的第三逻辑信号。这样,可以避免在第一逻辑信号和第二逻辑信号的逻辑状态由于时序无法同时发生翻转时输出错误逻辑状态的第三逻辑信号。还可以避免第一逻辑信号和第二逻辑信号的逻辑状态切换时可能存在的相互依赖性和干扰。通过以下参照附图对本技术的示例性实施例的详细描述,本技术的其它特征及其优点将会变得清楚。附图说明被结合在说明书中并构成说明书的一部分的附图示出了本技术的实施例,并且连同其说明一起用于解释本技术的原理。图1为根据本技术实施例的逻辑控制电路的示意性原理框图;图2为根据本技术实施例的逻辑控制电路的一个例子的电路原理图;图3为根据本技术实施例的逻辑控制电路的另一个例子的电路原理图;图4为根据本技术实施例的逻辑控制电路的一个例子的时序图;图5为根据本技术实施例的逻辑控制电路的另一个例子的时序图。具体实施方式现在将参照附图来详细描述本技术的各种示例性实施例。应注意到:除非另外具体说明,本文档来自技高网
...

【技术保护点】
1.一种逻辑控制电路,其特征在于,包括用于输入第一逻辑信号的第一输入端、用于输入第二逻辑信号的第二输入端、用于输出第三逻辑信号的输出端、译码电路、及沿触发脉冲电路,所述沿触发脉冲电路的输出端与所述译码电路的输入端连接;/n所述沿触发脉冲电路被设置为根据所述第一逻辑信号和/或所述第二逻辑信号的逻辑状态,输出相应逻辑状态的第四逻辑信号至所述译码电路;/n所述译码电路被设置为根据所述第四逻辑信号,对所述第一逻辑信号和所述第二逻辑信号进行译码处理,得到所述第三逻辑信号输出至所述输出端。/n

【技术特征摘要】
1.一种逻辑控制电路,其特征在于,包括用于输入第一逻辑信号的第一输入端、用于输入第二逻辑信号的第二输入端、用于输出第三逻辑信号的输出端、译码电路、及沿触发脉冲电路,所述沿触发脉冲电路的输出端与所述译码电路的输入端连接;
所述沿触发脉冲电路被设置为根据所述第一逻辑信号和/或所述第二逻辑信号的逻辑状态,输出相应逻辑状态的第四逻辑信号至所述译码电路;
所述译码电路被设置为根据所述第四逻辑信号,对所述第一逻辑信号和所述第二逻辑信号进行译码处理,得到所述第三逻辑信号输出至所述输出端。


2.根据权利要求1所述的逻辑控制电路,其特征在于,所述沿触发脉冲电路还被设置为在检测到所述第一逻辑信号和/或所述第二逻辑信号的逻辑状态发生翻转时,在设定时长内将所述第四逻辑信号由无效逻辑状态切换为有效逻辑状态。


3.根据权利要求2所述的逻辑控制电路,其特征在于,所述有效逻辑状态为高电平;
所述沿触发脉冲电路包括第一延迟电路、第二延迟电路、第一异或门、第二异或门、及或门,
所述第一延迟电路被设置为对所述第一逻辑信号进行延迟所述设定时长的处理,得到延迟的第一逻辑信号;
所述第二延迟电路被设置为对所述第二逻辑信号进行延迟所述设定时长的处理,得到延迟的第二逻辑信号;
所述第一异或门被设置为对所述第一逻辑信号和所述延迟的第一逻辑信号进行异或逻辑运算,得到第一异或结果;
所述第二异或门被设置为对所述第二逻辑信号和所述延迟的第二逻辑信号进行异或逻辑运算,得到第二异或结果;
所述或门被设置为对所述第一异或结果和所述第二异或结果进行或逻辑运算,得到所述第四逻辑信号。


4.根据权利要求2所述的逻辑控制电路,其特征在于,在所述第四逻辑信号为有效逻辑状态的情况下,所述译码电路被设置为对所述第一逻辑信号、所...

【专利技术属性】
技术研发人员:王小保赵卫军余冰杨红祥牟加伟
申请(专利权)人:上海猎芯半导体科技有限公司
类型:新型
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1