晶片级集成电路探针阵列及构建方法技术

本发明专利技术公开了用于晶片级的IC电路测试的测试装置。上针和下针(22，62)被配置为彼此相对地滑动并且被弹性体(80)保持为电偏移接触。为了防止针在针导中的旋转，针导的底部中的有壁凹槽与针上的凸缘衔接。在另一实施例中，针导通过装配在针轮廓周围或者通过具有紧靠针的突起部分来维持旋转对准。通过建立配准边角(506)并经由在至少一个对角相对的边角中的弹性体驱动导板进入该配准边角来使该针导板(12)与保持器14维持对准。

Probe array of chip level integrated circuit and its construction method

The invention discloses a test device for IC circuit test at the chip level. The upper and lower pins (22, 62) are configured to slide relative to each other and are held in electrical offset contact by the elastomer (80). In order to prevent the needle from rotating in the needle guide, the wall groove in the bottom of the needle guide is connected with the flange on the needle. In another embodiment, the needle guide maintains rotational alignment by being fitted around the needle contour or by having a protrusion against the needle. The needle guide plate (12) and the retainer 14 are aligned by establishing a registration edge angle (506) and driving the guide plate into the registration edge angle through an elastomer in at least one corner opposite to each other.

【技术实现步骤摘要】
晶片级集成电路探针阵列及构建方法本申请是基于2015年3月10日提交的、申请号为201580024514.3、专利技术创造名称为“晶片级集成电路探针阵列及构建方法”的中国专利申请的分案申请。相关申请的交叉引用及通过引用的合并本申请将以下申请的全部内容通过引用合并于此：于2010年3月10日提交的US-2010/0231251-A1(USSN12/721039)；于2012年1月4日作为13/226606的CIP提交的USSN13/243328，该13/226606要求于2010年9月7日提交的临时性61/380494和于2010年9月16日提交的61/383411的优先权；和于2011年10月19日提交的US-2012/0092034-A1(USSN13/276893)，其本身为于2010年4月21日提交的12/764603的CIP，该12/764603要求于2009年4月21日提交的61/171141、于2009年11月2日提交的61/257236和于2010年2月24日提交的61/307501的优先权；于2013年6月19日提交的USSN13/921484和于2014年3月10日提交的USSN61/950404。
本专利技术涉及集成电路制造和测试。更具体的，本专利技术涉及用于测试在半导体晶片衬底上的多个集成电路晶粒(dies)的方法和结构。
技术介绍
传统的集成电路制造技术通常包含在单个半导体衬底(称为晶片)上形成多个单独的集成电路。在制造完成后，该晶片通常被切割或被划刻以将单独的集成电路分离成单独的器件(通常被称为单片器件或晶粒(singulateddevicesordie))或分离成整行器件(通常被称为“长条(strip)”)。通常，在晶片上，这些单独的单片集成电路器件(“芯片”)被称为晶粒(dies)或粒块(dice)，它们在晶片上彼此间隔分开以容纳用来分割晶片的切割工具。因此晶片的外观为被可以容纳切割操作的交叉线分离开的一系列集成电路晶粒(晶块)。这些线通常被称为划刻线、道或路。这种晶块可以放置进IC封装体中，并且导线会由该晶粒连接至该IC封装体中的引线。随后即可以在该封装体引线或触点上进行测试，该触点相对而言比IC晶粒上的触点大得多。因此用于测试IC引线封装的技术并不特别类似于晶片级测试，并且我们发现在没有实质上的修正和创新的输入的情况下，IC封装引线测试的原理是不可行的。在很多情况下，测量晶片级或长条级的单独的集成电路晶粒的电学功能被认为是有优势的。即，在晶片被分割并且单独的集成电路晶粒彼此分离之前。典型地，通过将一系列测试探针放置为与在每个集成电路晶粒的曝露的表面上形成的电输入输出(I/O)垫片、或焊接垫或凸起或球接触来执行该测试。如果集成电路晶粒随后被封装，那么这些I/O垫片通常连接至引线框的元件。在Corrigan的美国专利5532174中示出了这种测试器的示例。半导体集成电路器件(“晶粒”)还可以在它们仍处于半导体晶片(形成该晶粒的晶片)上时被测试。这种晶片级测试通常是基于每个晶粒来完成的，其中，采用通常被称为晶片探测器的精密晶片处理系统来使探针尖端与给定晶粒的焊接垫或球接触。对于每种应用，探针的具有特定设计的空间配置(一般被称为探针阵列)与焊接垫或球的空间阵列相匹配。在晶片探测器中，单个的晶粒或多个晶粒均可以经由测试器来通过探针尖端被刺激和测试。对于每个晶片探测器步长指数均测试单个晶粒的情况，探针阵列通常被称为单位点(singlesite)。对于每个晶片探测器步长指数均测试两个或更多的晶粒的情况，探针阵列通常被称为多位点(multisite)。在单位点或多位点晶粒被测试之后，晶片探测器系统指向会被同样地测试的下个晶粒或晶粒组等。探针阵列通常被固定在印刷电路板(PCB)元件上以使得信号线回路可以与测试系统连接；所述探针阵列和PCB的这种组合通常被称为探针卡。但是，已经存在可以测试整个半导体晶片的晶片探测器和大探针阵列系统，其可以同时地测试晶片上的所有晶粒(即芯片)或同时地测试晶片上的大部分晶粒。通常，这样的大探针阵列系统对被称为“晶片分类”的处理步骤(用以简单地识别晶片上的哪些晶粒可以进行电接触、以及哪些晶粒不呈现电接触或烧入(burnin))的测试能力受限。
技术实现思路
以下内容意在帮助读者理解整个专利技术和权利要求。本专利技术的范围由权利要求所限定，而并非由下述内容限定。本专利技术公开了一种测试接触针装置或探针阵列以暂时地接触晶片级集成电路器件上的测试垫，其中该测试垫包括与晶片上的测试晶粒粘附以形成电接触的金属膜、电镀凸起、后结构或焊球材料。公开的测试接触针装置包括至少一个上端针或上端探针，还包括纵向延伸，至少一个横向凸缘或一些其他接触面，以及用于电接触底端针或底端探针的接触面。公开的测试接触针装置还包括至少一个具有用于与上端针电接触的接触表面的下端针、和脚，所述针通过偏移力完好地固持，该偏移力将接触面维持到一起但彼此之间具有可滑动的关系。还可存在处于未压缩状态时具有预定高度的弹性材料，该材料环绕针以制造偏移力并且维持表面为可滑动的电接触。还可存在位于弹性材料顶部的刚性顶面，该上止表面包括至少一个孔径，所述孔径用于接收所述纵向延伸的一部分。所述上止表面还可包括至少一个通道，所述通道具有上止壁和凹槽以接收和接触在针上的所述至少一个凸缘或其他接触面，所述通道的尺寸足够大以与侧壁最小的摩擦接触来接收所述凸缘；使得所述上止表面通过其与凸缘的接触来为上针提供向上停止限制。该配置中的通道提供键控功能以防止接触旋转，所述通道可以为凹陷、凹槽或具有类似限制效果的立壁。或者，尺寸可调整为接收所述凸缘的所述通道可被包括在紧邻上止表面放置的构造中的附加元件中。上止表面固定在所述脚或其他底部边界层上方预定距离处的位置，所述距离小于未压缩的弹性材料的高度与至少一个凸缘的高度之和，因此该弹性材料在上针与IC垫接触之前处于预压缩状态。当结合所述上端针的横向凸缘元件使用时，该上止表面的预定位置会提供精确的基准。该预压缩状态会为该上端针提供负载力以抵住精确的上止表面。此外，预压缩状态还会提供更均匀的偏移力以在针接触IC垫时抵住该针。若没有预压缩，则该针的初始移动将比该弹性体未处于预压缩状态时具有更低的反应力。本专利技术还公开了一种用于与晶片级集成电路器件上的测试垫暂时接触的接触/探针/针阵列装置，包括上探针，被配置为当与所述垫或球接触时沿Z轴向下移动，所述针具有：纵向上部，具有顶端和底端；一对横向延伸的凸缘(或其他停止衔接组件)，具有预定宽度和上边缘，所述凸缘从所述上部的所述底端延伸出。还可存在从所述凸缘延伸出的下部、在所述下部与所述上针可滑动地接触的下针、以及作为刚性板的上止板。上止板的材料优选为实质上绝缘且不吸水的材料。此外，对于晶片针测常用的温度范围内的测试，上止板的材料优选具有尽可能接近硅晶片的膨胀系数的线性膨胀系数。上止板的底(或其他接触)表面可包括多个间隔分离的凹槽，所述凹槽的大小恰好能以最小的摩擦接触来容纳所述凸缘，并且能将所述凸缘限制在预定方向，至少一个所述本文档来自技高网...

【技术保护点】
1.一种用于与被测试集成电路器件(DUT)暂时接触的测试接触针装置，包括：/na.针导，其具有用于接收端部接触针的多个孔径；/nb.上端针，每个上端针可以在所述针导内滑动，并且具有用于接触DUT的顶延伸部分和沿所述延伸部分的至少一个平面侧壁，所述上端针可以在非测试位置和测试位置之间滑动；/nc.下端针，每个下端针具有至少一个平面侧壁、以及用于接触负载板的接触表面；/nd.所述上端针和所述下端针通过偏移力保持接触，所述偏移力将其各自的接触表面维持在一起但彼此之间具有可滑动的关系；/ne.抗旋转板，其具有多个孔径，与所述针导上的所述孔径对应并且在轴向上与其对准，从而使得所述上端针通过两组孔径或者使得所述上端针和所述下端针通过两组孔径。/n

【技术特征摘要】
20140310 US 61/950,4041.一种用于与被测试集成电路器件(DUT)暂时接触的测试接触针装置，包括：
a.针导，其具有用于接收端部接触针的多个孔径；
b.上端针，每个上端针可以在所述针导内滑动，并且具有用于接触DUT的顶延伸部分和沿所述延伸部分的至少一个平面侧壁，所述上端针可以在非测试位置和测试位置之间滑动；
c.下端针，每个下端针具有至少一个平面侧壁、以及用于接触负载板的接触表面；
d.所述上端针和所述下端针通过偏移力保持接触，所述偏移力将其各自的接触表面维持在一起但彼此之间具有可滑动的关系；
e.抗旋转板，其具有多个孔径，与所述针导上的所述孔径对应并且在轴向上与其对准，从而使得所述上端针通过两组孔径或者使得所述上端针和所述下端针通过两组孔径。


2.如权利要求1所述的针装置，其中，所述抗旋转板的所述孔径构造为在所述上端针接触DUT时，防止穿过所述抗旋转板的上端针和下端针或者穿过所述抗旋转板的上端针发生旋转。


3.如权利要求1所述的针装置，还包括：
弹性材料，其在非压缩状态下具有预定高度，所述弹性材料环绕所述上端针和所述下端针的至少一部分以对所述上端针和所述下端针制造所述偏移力，以在所述上端针和所述下端针相对彼此滑动时维持所述平面侧壁彼此接触。


4.如权利要求1所述的针装置，其中，所述抗旋转板还包括应用于穿过该抗旋转板的上端针和下端针的偏移装置或者用于穿过该抗旋转板的上端针的偏移装置，以在所述上端针接触DUT时防止其旋转，
所述偏移装置包括多个突起条(projectiontab)，其从所述抗旋转板的孔径的内侧壁延伸以可滑动地接触所述上端针或者可滑动地接触所述上端针和所述下端针。


5.如权利要求4所述的针装置，其中所述偏移装置包括划面覆盖孔径，并且其中所述上端针在插入时或者所述上端针和所述下端针插入时使所述划面破裂，从而产生多个突起条，突起条从所述抗旋转板的孔径的内侧壁延伸以可滑动地接触所述上端针或者可滑动地接触所述上端针和所述下端针。


6.一种用于与被测试集成电路器件(DUT)的测试垫暂时接触的接触针阵列装置，包括：
a.上接触针，其配置为在与所述测试垫接触时沿着Z轴向下移动，所述上接触针具有：
i.尖端；
ii.纵向上部，其具有尖端和底端；
iii.一对横向延伸凸缘，其具有预定宽度和上边缘，所述凸缘从所述纵向上部的所述底端延伸；以及
iv.下部，其从所述凸缘延伸；
b.下针，其在所述下部与所述上接触针可滑动地接触；
c.导板，其中：
i.所述导板具有通过其的孔径，孔径的尺寸可以接收在其中可滑动的所述上接触针；
ii.其中所述纵向上部随着它接近其尖端被进行了渐缩，
从而通过所述渐缩便于将所述上接触针插入至导板中，
d.抗旋转板，其具有多个孔径，与所述导板上的所述孔径对应并且在轴向上与其对准，从而使得所述上接触针通过两组孔径或者使得所述上接触针和所述下针通过两组孔径。


7.一种用于与被测试集成电...

【专利技术属性】
技术研发人员：亚萨恩·爱德华兹，查尔斯·马克斯，布莱恩·霍尔沃森，
申请(专利权)人：约翰国际有限公司，
类型：发明
国别省市：美国;US