无刷直流马达驱动整合系统技术方案

一种无刷直流马达驱动整合系统，用以驱动多个无刷直流马达，包括：ADC,用以采集无刷直流马达中的BLDC电流值数据；ARM芯片，用以将FPGA芯片中的无刷直流马达的霍尔码盘数据经过总线读取后，并根据无刷直流马达的霍尔码盘数据计算得到电机控制值，电机控制值经由总线回传至FGPA芯片；以及FPGA芯片，用以接收ARM芯片发出的电机控制值，以及用以存储无刷直流马达的霍尔码盘数据，并且，FPGA芯片具有多个NMOS；其中，FPGA芯片根据电机控制值控制对应的多个NMOS管开路或是闭合，以发出BLDC电流值，借此，时间同步地驱动无刷直流马达。

Integrated drive system of BLDCM

The utility model relates to a BLDC motor driving integration system, which is used to drive a plurality of BLDC motors, including: ADC, which is used to collect BLDC current value data in the BLDC motor; ARM chip, which is used to read the hall code disk data of the BLDC motor in the FPGA chip through the bus, and calculate the motor control value and motor control value according to the hall code disk data of the BLDC motor It is sent back to FGPA chip via bus; FPGA chip is used to receive motor control value sent by ARM chip and hall code disk data used to store BLDC motor, and FPGA chip has multiple NMOS; wherein, FPGA chip controls corresponding NMOS tubes to open or close according to motor control value to send BLDC current value, so as to drive BLDC synchronously DC motor.

【技术实现步骤摘要】
无刷直流马达驱动整合系统
本技术为提供一种无刷直流马达驱动整合系统，特别是可通过FPGA芯片整合控制多个无刷直流马达的驱动装置。
技术介绍
现有的BLDC(无刷直流马达，BrushlessDCMotor)驱动模块中，大部分是针对单个BLDC进行驱动，其所采用单个ARM架构建置而成的MCU(微控制单元)以驱动单个BLDC。例如，某现有技术揭示了一种BLDC控制系统，就是采用以ARM架构形成的MCU发出马达控制信号以驱动BLDC。配合霍尔传感器侦测马达运转方向以及采样电阻侦测运转速度，并将侦测数值直接回传给MCU，以使MCU发出下一时间的控制信号，实时调整马达控制信号。此MCU亦具有判断是否关断马达的手段。经由判断马达运作时的电流是否超过电流阈值，以决定是否关断马达。但是，本技术的无刷直流电机控制系统只能控制单个BLDC，不能一次同时控制多个BLDC。如果在同一时间内同时需要驱动多个BLDC，就要使用多个ARM芯片构成的驱动模块来驱动BLDC。请参考图1，是另一件现有技术的无刷直流马达驱动装置架构的示意图。此无刷直流马达驱动装置可以驱动至少3个BLDC。且其架构类似于传统驱动单个BLDC的BLDC控制系统，靠着在驱动电路版中新增加的中央处理器当成主控端(Master)，以驱动多个BLDC从端(Slave)。此中央处理器也可以实时接收多个BLDC运转时所传来的回馈信号，以当做下一时间发驱动电路板发出BLDC驱动信号的参考。但是，若是要驱动较多个BLDC，例如驱动10个BLDC时，就需要10个ARM芯片，这样就会造成驱动电路版占据空间变大；即便将驱动电路版中的中央处理器、ARM芯片、电机驱动电路与霍尔码盘处理电路集成芯片化，遇到要驱动多个BLDC仍需要较大的芯片面积。而且，驱动越多BLDC时，中央处理器变更硬件架构的手续是越繁杂的。另一方面，BLDC所要用到的PWM资源较多，单个BLDC需要与6个互补的PWM信号相接，也就是图1中的一个PWM401有6个互补的PWM信号，而ARM架构下所建立的单个ARM芯片的集成电路管脚最多只能连接32个互补PWM信号，所以单个ARM芯片不可能与超过6个的BLDC资源相连接。而且多个驱动模块是经由多个总线分别控制多个BLDC，总线通讯机制的延迟时间较长，例如图2所示的，单个PWM401所发出的控制信号的时间与由霍尔码盘处理电路30所实时侦测到的Hall信号就会存在了时间差τ1与τ2，τ1是在3ms至5ms之间的任一个值，τ2是在4ms至6ms，这样就造成多个驱动模块不能有效实现电机控制的同步性(一般单个电机控制的同步性是指τ1与τ2小于10us)。所以现有的BLDC驱动模块根本不能实现高精度的、多个BLDC的同步协调控制。再者，对于驱动多个输出功率超过1000瓦BLDC的BLDC驱动模块，因为BLDC驱动模块中，多个ARM芯片需集成在一小面积的印刷电路板(后简称为PCB)上，且PCB表面的铺铜会因流过的大电流所产生的超过额定功率的大功率及高温而存在烧毁的风险。多个ARM芯片集成到一块PCB上，各个绕线距离过近，也容易有相互干扰问题。另外，本技术还提供一种无刷直流马达驱动方法，包括以下步骤：利用FPGA芯片同时接收与处理来自多个无刷直流马达的多个霍尔码盘数据，并存储至FPGA芯片中的霍尔计数存储器与码盘计数存除器；利用ARM芯片读取存储于FPGA芯片中的霍尔码盘数据；采集无刷直流马达中的多个BLDC电流值数据，并将BLDC电流值数据传递至ARM芯片；运用ARM芯片将霍尔码盘数据与BLDC电流值数据运算，以生成电机控制值并发送至FPGA芯片；运用FPGA芯片，将电机控制值转换成多个同步地电机控制讯号，以控制无刷直流马达。使用本技术所提供的无刷直流马达驱动方法，用户可以通过输入所欲控置的BLDC种类与数量输入不同的信号到FPGA芯片中，让FPGA芯片参考这些用户输入的信号运算生成多个同步地电机控制讯号，借此同步控制多个BLDC。不需要复杂的方式，使用者只要输入资料，就可以让BLDC的同步控制简单又快速的实施。
技术实现思路
为了改善现有技术所提及的缺失，本技术的目的是提供一种无刷直流马达驱动整合系统。为达上述目的，本技术提供一种无刷直流马达驱动整合系统，用以驱动多个无刷直流马达，包括：ADC,用以采集无刷直流马达中的BLDC电流值数据；ARM芯片，用以将FPGA芯片中的无刷直流马达的霍尔码盘数据经过总线读取后，并根据无刷直流马达的霍尔码盘数据计算得到电机控制值，电机控制值经由总线回传至FGPA芯片；以及FPGA芯片，用以接收ARM芯片发出的电机控制值，以及用以存储无刷直流马达的霍尔码盘数据，并且，FPGA芯片具有多个NMOS；其中，FPGA芯片根据电机控制值控制对应的多个NMOS管开路或是闭合，并在闭合时发出BLDC电流值，借此，时间同步地驱动多个无刷直流马达。基于上述，本技术通过在无刷直流马达驱动装置中设置FPGA芯片，在不需要改变原有FPGA芯片硬件，以及增加额外的控制硬件下，直接以集成电路方式插置一个FPGA芯片，就可以针对单个BLDC，以及多个的BLDC进行同步控制。只需要预先将控制程式写入既有的FPGA芯片即可驱动6个以下数量的芯片，不但减少无刷直流马达驱动装置的设置体积，又可以减少修改无刷直流马达驱动装置时所耗费的时间与金钱成本，方便又快速。另外，本技术可以解决总线通讯延迟不能多电机实现有效同步控制问题。拥有足够多的PWM硬件资源，解决现有技术中硬件资源不足问题。利用铜排条代替传统无刷直流马达驱动装置中的PCB走线，可使驱动大电流(大于100安培)在铜排条上流动，而大电流不经过PCB板可解决多个大功率电机集成到一块板子上带来的无法提升驱动店电流的问题。再者，利用FPGA芯片的硬件并行处理优势去处理BLDC的霍尔码盘数据，处理后的数据存储在FPGA芯片中，ARM芯片通过总线从FPGA芯片中读取经过处理的码盘数据，同时ARM芯片高速采集BLDC的电流值数据，ARM芯片利用采集到的码盘和BLDC电流数据，通过算法计算出电机控制值，通过总线发送给FPGA芯片，FPGA芯片利用自身丰富的硬件资源与其所构成的NMOS晶体管，降低信号的输入输出延迟时间，让输入输出延迟时间小于ms级别，达到us级别，将控制信息输出给电机驱动电路，实现对多路电机的实时同步控制，较现有的无刷直流马达驱动模块更具竞争力。另外，本技术还提供一种无刷直流马达驱动方法，包括以下步骤：除了运用ARM芯片将霍尔码盘数据与BLDC电流值数据运算，以生成电机控制值并发送至FPGA芯片；运用FPGA芯片，将电机控制值转换成多个同步地电机控制讯号，以控制无刷直流马达，更包括判断BLDC电流值数据是否超过阈值电流；当BLDC电流值数据未超过阈值电流时，将不是0的BLDC电流值数据回传至ARM芯片，利用ARM芯片运算获得不是0的电机控制值，并回传给FPGA芯片；当BLDC电流值数据超过阈值电流时，运用ADC直接将BLDC电本文档来自技高网...

【技术保护点】
1.一种无刷直流马达驱动整合系统，用以驱动多个无刷直流马达，其特征在于，包括：/nADC,用以采集所述无刷直流马达中的BLDC电流值数据；/nARM芯片，用以将所述FPGA芯片中的所述无刷直流马达的霍尔码盘数据经过总线读取后，并根据所述无刷直流马达的霍尔码盘数据计算得到电机控制值，所述电机控制值经由所述总线回传至所述FGPA芯片；所述ARM芯片计算所述电机控制值是利用FPGA达成，以及/n所述FPGA芯片，用以接收所述ARM芯片发出的所述电机控制值，以及用以存储所述无刷直流马达的霍尔码盘数据，并且，所述FPGA芯片具有多个NMOS；/n其中，所述FPGA芯片根据所述电机控制值控制对应的所述NMOS开路或是闭合，以发出所述BLDC电流值，借此，时间同步地驱动所述无刷直流马达。/n

【技术特征摘要】
1.一种无刷直流马达驱动整合系统，用以驱动多个无刷直流马达，其特征在于，包括：
ADC,用以采集所述无刷直流马达中的BLDC电流值数据；
ARM芯片，用以将所述FPGA芯片中的所述无刷直流马达的霍尔码盘数据经过总线读取后，并根据所述无刷直流马达的霍尔码盘数据计算得到电机控制值，所述电机控制值经由所述总线回传至所述FGPA芯片；所述ARM芯片计算所述电机控制值是利用FPGA达成，以及
所述FPGA芯片，用以接收所述ARM芯片发出的所述电机控制值，以及用以存储所述无刷直流马达的霍尔码盘数据，并且，所述FPGA芯片具有多个NMOS；
其中，所述FPGA芯片根据所述电机控制值控制对应的所述NMOS开路或是闭合，以发出所述BLDC电流值，借此，时间同步地驱动所述无刷直流马达。


2.如权利要求1所述的无刷直流马达驱动整合系统，其特征在于，所述电机控制值由所述FPGA转换成多个同步电机控制讯号。


3.如权利要求1所述...

【专利技术属性】
技术研发人员：高源，其他发明人请求不公开姓名，
申请(专利权)人：大陆智源科技北京有限公司，苏州大陆智源机器人科技有限公司，
类型：新型
国别省市：北京;11