封装结构制造技术

一种本发明专利技术的封装结构，位于半导体芯片与塑封层之间以及第一塑封层和第二塑封层之间的第一屏蔽层和第二屏蔽层，所述第一屏蔽层包覆所述半导体芯片的非功能面和侧壁表面以及第一塑封层的侧面表面，所述第二屏蔽层位于第一屏蔽层和塑封层之间且完全覆盖所述半导体芯片的非功能面和侧壁上以及第一塑封层侧面上的第一屏蔽层表面，所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。

Packaging structure

The packaging structure of the invention is a first shield layer and a second shield layer between the semiconductor chip and the plastic seal layer and between the first plastic seal layer and the second plastic seal layer. The first shield layer covers the non functional surface and the side wall surface of the semiconductor chip and the side surface of the first plastic seal layer. The second shield layer is between the first shield layer and the plastic seal layer and completely covers The non functional surface and the side wall of the semiconductor chip as well as the surface of the first shielding layer on the side of the first plastic seal layer, the second shielding layer can cover the places with uneven thickness and poor edge coverage in the first shielding layer, so that the overall shielding layer composed of the first shielding layer and the second shielding layer is complete, and the shielding effect is improved.

【技术实现步骤摘要】
封装结构
本专利技术涉及半导体制作领域，尤其涉及一种具有电磁屏蔽的封装结构。
技术介绍
新一代电子产品的飞速发展，推动集成电路封装也在向高密度、高频率、微型化、高集成的方向发展，而高频芯片往往会产生较强的电磁波，对封装内外及芯片造成不期望的干扰或噪声；加上电子部件密度越来越高，传输线路的距离越来越近，使得来自集成电路封装内外的电磁干扰问题也日益严重，同时会降低集成电路的品质、寿命等。在电子设备及电子产品中，电磁干扰(ElectromagneticInterference)能量通过传导性耦合和辐射性耦合来进行传输。为满足电磁兼容性要求，对传导性耦合需采用滤波技术，即采用EMI滤波器件加以抑制；对辐射性耦合则需采用屏蔽技术加以抑制。在当前电磁频谱日趋密集、单位体积内电磁功率密度急剧增加、高低电平器件或设备大量混合使用等因素而导致设备及系统电磁环境日益恶化的情况下，其重要性就显得更为突出。现有的一种电磁屏蔽解决方案，主要是在半导体封装结构上设置一个磁场屏蔽层，用于屏蔽芯片间的电磁干扰，但是现有的电磁屏蔽的效果仍有待提升。
技术实现思路
本专利技术所要解决的技术问题是在怎样提高现有的封装结构的电磁屏蔽效果。本专利技术提供了一种封装结构，包括：预封面板，所述预封面板包括第二塑封层，所述第二塑封层中具有若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述第二塑封层暴露出功能面上的若干焊盘，所述焊盘上具有金属凸块，所述功能面上还具有第一塑封层，所述第一塑封层覆盖金属凸块的侧壁，露出金属凸块的顶部表面，所述第一塑封层底部表面与第二塑封层底部表面齐平；位于半导体芯片与塑封层之间以及第一塑封层和第二塑封层之间的第一屏蔽层和第二屏蔽层，所述第一屏蔽层包覆所述半导体芯片的非功能面和侧壁表面以及第一塑封层的侧面表面，所述第二屏蔽层位于第一屏蔽层和塑封层之间且完全覆盖所述半导体芯片的非功能面和侧壁上以及第一塑封层侧面上的第一屏蔽层表面；位于第一塑封层上的与金属凸块连接的外部接触结构。可选的，所述第一屏蔽层通过溅射工艺形成，所述第一屏蔽层至少还覆盖半导体芯片之间周围的部分载板表面，所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成。可选的，所述第一屏蔽层的材料为铜、钨或铝，所述第二屏蔽层的材料为铜、焊料或导电银胶。可选的，所述第一屏蔽层为磁场屏蔽层，且所述第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，且所述第二屏蔽层为磁场屏蔽层。可选的，所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。可选的，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；所述第一塑封层覆盖所述底部屏蔽层；所述第一屏蔽层与底部屏蔽层的四周边缘连接。可选的，所述外部接触结构包括位于预封面板背面上与金属凸块连接的再布线层以及位于再布线层上与再布线层连接的外部接触件。可选的，所述预封面板的背面上具有绝缘层，所述绝缘层中具有暴露出金属凸块表面的开口，所述再布线层位于所述开口中以及部分绝缘层表面上，所述外部接触件位于开口外的再布线层表面上。可选的，还包括：位于绝缘层中将第一屏蔽层与部分再布线层电连接的导电接触结构。本专利技术还提供了一种将前述所述的封装结构进行分割后形成的独立的封装结构，包括：第二塑封层，所述第二塑封层中具有半导体芯片，所述半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述第二塑封层暴露出功能面上的若干焊盘所述焊盘上具有金属凸块，所述功能面上还具有第一塑封层，所述第一塑封层覆盖金属凸块的侧壁，露出金属凸块的顶部表面，所述第一塑封层底部表面与第二塑封层底部表面齐平；位于半导体芯片与塑封层之间以及第一塑封层和第二塑封层之间的第一屏蔽层和第二屏蔽层，所述第一屏蔽层包覆所述半导体芯片的非功能面和侧壁表面以及第一塑封层的侧面表面，所述第二屏蔽层位于第一屏蔽层和塑封层之间且完全覆盖所述半导体芯片的非功能面和侧壁上以及第一塑封层侧面上的第一屏蔽层表面；位于第一塑封层上的与焊盘连接的外部接触结构。与现有技术相比，本专利技术技术方案具有以下优点：本专利技术的封装结构，位于半导体芯片与塑封层之间以及第一塑封层和第二塑封层之间的第一屏蔽层和第二屏蔽层，所述第一屏蔽层包覆所述半导体芯片的非功能面和侧壁表面以及第一塑封层的侧面表面，所述第二屏蔽层位于第一屏蔽层和塑封层之间且完全覆盖所述半导体芯片的非功能面和侧壁上以及第一塑封层侧面上的第一屏蔽层表面，所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。并且，由于第一塑封层具有平坦的表面，使得每一个半导体芯片与载板之间均具有较高的粘附性，从而后续在载板上形成包覆若干半导体芯片的第二塑封层时，防止某些半导体芯片由于与载板之间的粘附力不够(未形成第一塑封层时，某些半导体芯片的表面会不平整)，在受到注塑或转塑的压力冲击时，某些半导体芯片的位置会产生偏移，从而后续在形成再布线层时，防止再布线层与对应的焊盘的连接位置产生偏移而影响再布线层与焊盘之间的连接性能，从而避免影响封装结构的稳定性和可靠性。进一步，所述第二屏蔽层仅位于包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层表面上，且所述第二屏蔽层的表面呈椭球，所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成，使得形成的第二屏蔽层能更好的覆盖所述第一屏蔽层，防止第二屏蔽层中出现覆盖不好的地方，进一步保证第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层的完整性，并且后续无需额外的掩膜和刻蚀工艺去除半导体芯片。进一步，所述第一屏蔽层为磁场屏蔽层，则形成的第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，则形成的第二屏蔽层为磁场屏蔽层，通过形成前述的结构的第一屏蔽层和第二屏蔽层，使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏蔽，从而提高了屏蔽层的屏蔽效果，并且所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，进一步提高了屏蔽的效果。进一步，所述形成外部接触结构后，切割所述预封面板，形成若干分离的封装结构，因而实现具有第一屏蔽层和第二屏蔽层的封装结构的批量制作，提高了生产的效率。进一步，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接。即本实施例中在形成第本文档来自技高网...

【技术保护点】
1.一种封装结构，其特征在于，包括：/n预封面板，所述预封面板包括第二塑封层，所述第二塑封层中具有若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述第二塑封层暴露出功能面上的若干焊盘，所述焊盘上具有金属凸块，所述功能面上还具有第一塑封层，所述第一塑封层覆盖金属凸块的侧壁，露出金属凸块的顶部表面，所述第一塑封层底部表面与第二塑封层底部表面齐平；/n位于半导体芯片与塑封层之间以及第一塑封层和第二塑封层之间的第一屏蔽层和第二屏蔽层，所述第一屏蔽层包覆所述半导体芯片的非功能面和侧壁表面以及第一塑封层的侧面表面，所述第二屏蔽层位于第一屏蔽层和塑封层之间且完全覆盖所述半导体芯片的非功能面和侧壁上以及第一塑封层侧面上的第一屏蔽层表面；/n位于第一塑封层上的与金属凸块连接的外部接触结构。/n

【技术特征摘要】
1.一种封装结构，其特征在于，包括：
预封面板，所述预封面板包括第二塑封层，所述第二塑封层中具有若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述第二塑封层暴露出功能面上的若干焊盘，所述焊盘上具有金属凸块，所述功能面上还具有第一塑封层，所述第一塑封层覆盖金属凸块的侧壁，露出金属凸块的顶部表面，所述第一塑封层底部表面与第二塑封层底部表面齐平；
位于半导体芯片与塑封层之间以及第一塑封层和第二塑封层之间的第一屏蔽层和第二屏蔽层，所述第一屏蔽层包覆所述半导体芯片的非功能面和侧壁表面以及第一塑封层的侧面表面，所述第二屏蔽层位于第一屏蔽层和塑封层之间且完全覆盖所述半导体芯片的非功能面和侧壁上以及第一塑封层侧面上的第一屏蔽层表面；
位于第一塑封层上的与金属凸块连接的外部接触结构。


2.如权利要求1所述的封装结构，其特征在于，所述第一屏蔽层通过溅射工艺形成，所述第一屏蔽层至少还覆盖半导体芯片之间周围的部分载板表面，所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成。


3.如权利要求2所述的封装结构，其特征在于，所述第一屏蔽层的材料为铜、钨或铝，所述第二屏蔽层的材料为铜、焊料或导电银胶。


4.如权利要求1所述的封装结构，其特征在于，所述第一屏蔽层为磁场屏蔽层，且所述第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，且所述第二屏蔽层为磁场屏蔽层。


5.如权利要求4所述的封装结构，其特征在于，所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。


6.如权利要求1所述的封装结构，其特征在于，...

【专利技术属性】
技术研发人员：陶玉娟，
申请(专利权)人：南通通富微电子有限公司，
类型：发明
国别省市：江苏;32