The invention discloses a surge protection array based on the thyristor structure, which includes p-type substrate, n-type diffusion area and voltage modulation area. The left side of the p-type substrate is provided with a first n-type isolation area, and the right side of the p-type substrate is provided with a second n-type isolation area. The surge protection array of the invention integrates the low capacitance diode array with the thyristor, and uses the thyristor as the main surge relief area Compared with 65A of ESD array with traditional TVs as surge relief device in the same package, the value of the surge current IPP of the invention reaches 100A, which has stronger surge capacity compared with TVs as surge relief device and meets the application requirements of electrostatic protection and surge protection, so that the electrostatic protection device can conduct in a very short time in use Through shunt, avoid the damage of surge to other equipment in the circuit.
【技术实现步骤摘要】
一种基于晶闸管结构的浪涌保护阵列及制造方法
本专利技术属于半导体防护器件领域,具体的,涉及一种基于晶闸管结构的浪涌保护阵列及其制造方法。
技术介绍
静电防护阵列是一种重要的静电防护器件,它由四个开关二极管D1~D4及一个TVS二极管T1构成,如图1所示,当IO1有相对于GND为正的静电时,静电经D1、T1泄放到GND,或者经D1、T1、D4泄放到IO2;当IO1有相对于GND为负的静电时,静电通过D2由GND泄放。IO2的静电泄放途径与IO1端口类似,因此静电防护阵列能同时对共模、差模静电进行泄放,同时能实现多路端口静电防护。静电防护阵列中的开关二极管一般具有较低的电容,因而整个静电泄放路径的电容也较低,有的ESD阵列电容可以低至0.1pF,具有较高的响应速度,这是ESD阵列的突出优点。但现有的ESD阵列也存在其不足,现有的ESD阵列的浪涌电流IPP的值不能达到应用要求,没有达到相对于采用TVS作为浪涌泄放器件更高的浪涌能力,不能满足静电防护及浪涌防护的应用要求,不能使得静电防护器件在使用中可以在极短的时间内导通分流 ...
【技术保护点】
1.一种基于晶闸管结构的浪涌保护阵列,其特征在于,包括P型衬底(1)、N型扩散区(4)和电压调制区(10);/n所述P型衬底(1)的左侧设有第一N型隔离区(2),所述P型衬底(1)的右侧设有第二N型隔离区(3);/n所述P型衬底(1)底部中心设有N型扩散区(4),所述P型衬底(1)底部左侧设有第一P型扩散区(5),所述P型衬底(1)底部右侧设有第二P型扩散区(6);/n所述P型衬底(1)上部中心设有第一N型区(7),所述P型衬底(1)上部左侧设有第二N型区(8)、所述P型衬底(1)上部右侧设有第三N型区(9);/n所述P型衬底(1)上部右侧设有的电压调制区(10),所述电压 ...
【技术特征摘要】
1.一种基于晶闸管结构的浪涌保护阵列,其特征在于,包括P型衬底(1)、N型扩散区(4)和电压调制区(10);
所述P型衬底(1)的左侧设有第一N型隔离区(2),所述P型衬底(1)的右侧设有第二N型隔离区(3);
所述P型衬底(1)底部中心设有N型扩散区(4),所述P型衬底(1)底部左侧设有第一P型扩散区(5),所述P型衬底(1)底部右侧设有第二P型扩散区(6);
所述P型衬底(1)上部中心设有第一N型区(7),所述P型衬底(1)上部左侧设有第二N型区(8)、所述P型衬底(1)上部右侧设有第三N型区(9);
所述P型衬底(1)上部右侧设有的电压调制区(10),所述电压调制区(10)与第一N型区(7)右侧接触连接,所述第二N型区(8)内部设有第一P型区(11)和第五N型区(15),所述第三N型区(9)内部设有的第二P型区(12)和第四N型区(14)、所述第一N型区(7)内部设有第三P型区(13);
所述P型衬底(1)内部上表面左侧设有第六N型区(16)、所述P型衬底(1)内部上表面右侧设有第七N型区(17);
所述P型衬底(1)上表面左侧设有第一金属层(19)、所述P型衬底(1)上表面右侧设有第二金属层(20)、所述P型衬底(1)上表面中部设有第三金属层(21),所述第一金属层(19)、第二金属层(20)和第三金属层(21)间隙部分设有第一绝缘层(18);
所述P型衬底(1)下表面中部设有第四金属层(23),所述第四金属层(23)两侧设有第二绝缘层(22);
所述第一金属层(19)与第一电极(25)连接,所述第二金属层(20)与第二电极(27)连接,所述第三金属层(21)第三电极(26)连接,所述第四金属层(23)与第四电极(24)连接。
2.根据权利要求1所述的一种基于晶闸管结构的浪涌保护阵列,其特征在于,所述第一N型隔离区(2)与第二N型隔离区(3)的宽度均为50-100μm。
3.根据权利要求1所述的一种基于晶闸管结构的浪涌保护阵列,其特征在于,所述上表面的第三P型区(13)与第一N型区(7)、P型衬底(1)和N型扩散区(4)构成pnpn晶闸管结构用于泄放浪涌电流。
4.根据权利要求3所述的一种基于晶闸管结构的浪涌保护阵列,其特征在于,所述晶闸管击穿电压由电压调制区(10)的浓度进行调节。
5.一种基于晶闸管结构的浪涌保护阵列的制造方法,其特征在于,该方法包括以下步骤:
步骤S1,衬底准备
选择P型硅单晶片,厚度为260±5μm;
步骤S2,抛光
采用化学机械抛光方法将硅单晶片抛光到厚度为200±5μm;
步骤S3,氧化
采用氢氧合成方法在硅片上表面生长出第一绝缘层(18),在硅片下表面生长出第二绝缘层(22),氧化温度为1100-1150℃,氧化时间为5-10h,氧化层厚度为1.5-1.8μm;
步骤S4,N型隔离区光刻
利用隔离区光刻版,采用双面光刻机对硅片的上下两面同时光刻,形成隔离区窗口;
步骤S5,N型隔离区扩散
采用三氯氧磷液态源扩散方法,先对硅片两面...
【专利技术属性】
技术研发人员:邹有彪,王全,倪侠,徐玉豹,王超,
申请(专利权)人:富芯微电子有限公司,
类型:发明
国别省市:安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。