一种芯片及感测组件的封装结构及其制作方法技术

一种芯片及感测组件的封装结构及其制作方法，该芯片及感测组件的封装结构包含：第一基板、第二基板、基板间介电层、上介电层以及下介电层；其中，第一基板的上下表面上各形成导电线路层；第二基板的下表面形成导电线路层，且该第二基板埋置芯片；基板间介电层设置于第一基板与第二基板之间，该基板间介电层还包含多个穿导孔，提供第二基板的芯片与第一基板下表面的导电线路层的电性连接；上介电层设置于第一基板的上表面，其中还设有导电凸块；感测组件位于该上介电层之上，感测组件的焊垫与导电凸块构成电性连接，且感测组件的感测区直接面对第一基板且与第一基板相隔一适当距离。

Packaging structure and fabrication method of a chip and sensing component

A packaging structure and a manufacturing method of a chip and a sensing component, the packaging structure of the chip and the sensing component comprises: a first substrate, a second substrate, a dielectric layer between substrates, an upper dielectric layer and a lower dielectric layer; wherein, the upper and lower surfaces of the first substrate form conductive circuit layers respectively; the lower surface of the second substrate forms conductive circuit layers, and the second substrate embeds chips; a substrate The interphase dielectric layer is arranged between the first substrate and the second substrate, and the interphase dielectric layer also includes a plurality of perforating holes to provide the electrical connection between the chip of the second substrate and the conductive circuit layer on the lower surface of the first substrate; the upper dielectric layer is arranged on the upper surface of the first substrate, wherein the conductive bump is also arranged; the sensing component is arranged on the upper dielectric layer, and the welding pad and the conductive bump of the sensing component are arranged The sensing area of the sensing component is directly facing the first substrate and is separated from the first substrate by an appropriate distance.

【技术实现步骤摘要】
一种芯片及感测组件的封装结构及其制作方法
本专利技术是有关一种芯片及感测组件的封装结构及其制作方法。
技术介绍
系统级封装(System-in-Package，SiP)为一种封装的概念，是基于系统芯片(System-on-Chip，SoC)所发展出来的一种封装技术；基本上，SiP可定义为：在一IC包装体中，包含一或多个芯片，加上被动组件、电容、电阻、连接器和天线等任一电子组件以上的封装；换言之，就结构而言，SiP就是在一个封装内不仅可以组装多个芯片，还可以将包含上述不同类型的器件和电路芯片以2D、3D的方式迭在一起，结合在一个封装体内；就功能性而言，SiP则是将一个系统或子系统(sub-system)的全部或大部分电子功能配置在一个整合型基板内，以构建成更为复杂的、完整的系统。SiP一般而言包括了许多不同的技术，例如：多芯片模块(Multi-chipModule；MCM)技术、多芯片封装(Multi-chipPackage；MCP)技术、芯片堆栈(StackDie)、PoP(PackageonPackage)、PiP(PackageinPackage)，以及将主/被动组件内埋于基板(EmbeddedSubstrate)等技术。以结构外观来说，MCM属于2D架构，而MCP、StackDie、PoP、PiP等则属于3D架构。由于SiP具有包括微型化、可异质整合(HeterogeneousIntegration)、可降低系统板成本、可缩短产品上市时间，显著减小封装体积、重量，可降低功耗，以及可提升产品效能等优点，因而在近年来备受业界青睐。SiP可以广泛应用于光通信、传感器以及微机电MEMS等多项领域；例如，以智能型手机而言，要有整合性功能、易于连网、轻薄短小方便携带等需求，因此，其IC内要以更先进制程整合更多功能，SiP的优势更是具有竞争力。参阅图1，图1为现有技术的芯片与感测组件的设置示意图，如图1所示，感测组件11位于芯片13的上方，而且所述感测组件11与所述芯片13之间还设置有黏着层12，亦即所述感测组件11是通过所述黏着层12设置于所述芯片13的上方，且所述感测组件11的感测部11a与焊垫11b皆是朝向上方，因此必须通过打线制程来电性连接感测组件的焊垫11b与基板10的导电块10a，而打线制程及黏着层的黏胶材料配置都会增加制造步骤而影响制造效率甚至良率。况且所述感测组件11需通过黏着材料配置于所述芯片13的上方，众所周知的是传感器装置容易受封装时产生的应力影响，特别是压力及运动传感器，其中封装应力是来自于封装时的热机械应力，热机械应力可引起传感器输出讯号飘移，特别是随温度变化，因此，如果黏着材料有一定温度时，热应力会影响传感器的功能，因此必须提供一种封装压力传感器时不产生应力及直接与基板上导电线路连接的封装结构。
技术实现思路
本专利技术的主要目的在于提供一种封装传感器的结构，当传感器为一种压力传感器时不被黏着材料应力影响，且压力传感器还能直接与基板上导电线路构成电性连接，其中具有感测区的压力传感器是感测面朝下(facedown)，压力传感器的焊垫与基板的焊球或导电凸块电性连接，而不须打线接合，其中感测区与基板之间具有一适当距离或一适当空间而能容置空气及不受应力影响。本专利技术的较佳具体技术手段包含一种芯片及感测组件的封装结构，包含：一第一基板、一第二基板、一基板间介电层(inter-substratedielectriclayer)、一上介电层、一下介电层以及一感测组件。所述第一基板中设置有多个基板穿导孔(throughhole)，连接所述第一基板上下表面上的导电线路层；所述第二基板中设置有多个基板穿导孔，连接所述第二基板下表面上的导电线路层与所述第一基板的下表面的导电线路层；所述第二基板中还设置有一容置空间(cavity)，且包含一芯片设置于所述容置空间内，所述容置空间的四周还包含一芯片隔离介电层。所述基板间介电层设置于所述第一基板与所述第二基板之间，所述基板间介电层覆盖于所述第一基板下表面的导电线路层，所述基板间介电层具有多个穿导孔，这些穿导孔对应所述第一基板下表面的导电线路层，这些穿导孔内分别设置导电垫，这些穿导孔的导电垫提供所述第二基板的芯片与所述第一基板下表面的导电线路层的电性连接。所述上介电层设置于所述第一基板的上表面，且覆盖于所述第一基板上表面的导电线路层，并在位于所述第一基板上表面的导电线路层处具有多个开孔，以暴露所述第一基板上表面的导电线路层的部分表面，暴露的部分表面上可设置导电凸块，上述导电凸块与所述第一基板上表面的导电线路层、所述第一基板中的基板穿导孔及所述第一基板下表面的导电线路层构成电性连接，所述导电凸块包含一焊球或一焊球与一球下冶金层，所述焊球可以是锡铅球或其他可导电材质。在一较佳实施例中，所述感测组件位于所述上介电层之上，所述感测组件的一面具有一感测区及焊垫，所述感测组件具有所述感测区的一面朝向所述上介电层且与所述上介电层之间界定出一空间，并通过所述上介电层的所述导电凸块(比如焊球)使第一基板上表面的导电线路层与所述感测组件的焊垫构成电性连接。其中，所述感测组件可为压力传感器、微机电系统(micro-electro-mechanicalsystem，MEMS)传感器、生医传感器或其他具有感测功能的组件。在一较佳实施例中，所述芯片及感测组件的封装结构还设置具有容置空间的一盖体，所述盖体固定于所述第一基板之上且罩盖所述感测组件，以使所述感测组件能不受外力影响；如果感测组件是能感测空气等流体压力的组件，所述盖体则还设置有一开孔，在所述盖体内的气体通过所述盖体上的开孔连通所述盖体外的气体；由于所述感测组件与第一基板之间有一空间可使空气经过，因此气体的压力一旦改变，感测组件能有效且灵敏感测到气体的变化；而且盖体将感测组件覆盖住，具有保护感测组件的功能，而盖体开孔的设置能使内外气体压力平衡，也有助于确保感测组件的感测效能。在一较佳实施例中，所述基板间介电层具有多个开孔，这些开孔需对应于所述第二基板的容置空间，芯片的铝垫上方预先制作导电凸块，当芯片放置于容置空间时，通过导电凸块与第一基板下表面的导电线路层构成电性连接。本专利技术的实施例还提供一种芯片及感测组件的封装结构的制作方法，包含：提供一第一基板与一第二基板，其中，所述第一基板中设置有多个基板穿导孔(throughhole)，连接所述第一基板上下表面上的导电线路层；所述第一基板的上表面还设置一上介电层，所述上介电层具有多个开孔并覆盖于所述第一基板上表面的导电线路层，并在位于第一基板的上表面的导电线路层处具有多个开孔以暴露所述第一基板上表面的导电线路层的部分表面，这些暴露表面可设置导电凸块；所述第二基板中设置有多个基板穿导孔，连接所述第二基板下表面上的导电线路层与所述第一基板的下表面的导电线路层，所述第二基板中还设置有一容置空间(cavity)，将所述第一基板与所述第二基板进行对位后黏合，将一芯片置于所述容置空间内，所述芯片上的铝垫与所述第一基板下表面的导电线路层的导电本文档来自技高网...

【技术保护点】
1.一种芯片及感测组件的封装结构，包括：/n一第一基板、一第二基板、一基板间介电层、一上介电层、一下介电层以及一感测组件；/n其中，所述第一基板中设置有多个基板穿导孔，且在所述第一基板的上下表面上各形成一导电线路层；/n所述第二基板中设置有多个基板穿导孔，且在所述第二基板的下表面上形成一导电线路层，所述第二基板中还设置有一容置空间，其中，一芯片设置于所述容置空间内，所述容置空间的四周还包含一芯片隔离介电层；/n所述基板间介电层设置于所述第一基板与所述第二基板之间，还包含多个穿导孔，这些穿导孔内分别设置一导电垫，所述导电垫提供所述第二基板的芯片与第一基板下表面的导电线路层的电性连接；/n所述上介电层覆盖于所述第一基板的上表面，且具有多个开孔，这些开孔内分别设置一导电凸块，所述导电凸块至少包含一焊球；以及/n所述感测组件位于所述上介电层之上，所述感测组件的一面具有一感测区及焊垫，所述感测组件具有所述感测区的一面朝向所述上介电层，且与所述上介电层之间界定出一空间，所述感测组件的焊垫电性连接于所述上介电层的开孔中的所述导电凸块，且与第一基板上表面的导电线路层构成电性连接。/n

【技术特征摘要】
1.一种芯片及感测组件的封装结构，包括：
一第一基板、一第二基板、一基板间介电层、一上介电层、一下介电层以及一感测组件；
其中，所述第一基板中设置有多个基板穿导孔，且在所述第一基板的上下表面上各形成一导电线路层；
所述第二基板中设置有多个基板穿导孔，且在所述第二基板的下表面上形成一导电线路层，所述第二基板中还设置有一容置空间，其中，一芯片设置于所述容置空间内，所述容置空间的四周还包含一芯片隔离介电层；
所述基板间介电层设置于所述第一基板与所述第二基板之间，还包含多个穿导孔，这些穿导孔内分别设置一导电垫，所述导电垫提供所述第二基板的芯片与第一基板下表面的导电线路层的电性连接；
所述上介电层覆盖于所述第一基板的上表面，且具有多个开孔，这些开孔内分别设置一导电凸块，所述导电凸块至少包含一焊球；以及
所述感测组件位于所述上介电层之上，所述感测组件的一面具有一感测区及焊垫，所述感测组件具有所述感测区的一面朝向所述上介电层，且与所述上介电层之间界定出一空间，所述感测组件的焊垫电性连接于所述上介电层的开孔中的所述导电凸块，且与第一基板上表面的导电线路层构成电性连接。


2.根据权利要求1所述的芯片及感测组件的封装结构，其中，所述感测组件为压力传感器、MEMS传感器、生医传感器或气体传感器。


3.根据权利要求1所述的芯片及感测组件的封装结构，其中，还包含具有容置空间的一盖体，所述盖体固定于所述第一基板之上且罩盖所述感测组件，所述盖体还具有一开孔，在所述盖体内的气体通过所述盖体上的开孔连通于在所述盖体外的气体。


4.根据权利要求1所述的芯片及感测组件的封装结构，其中，设置于所述上介电层中的导电凸块还包含一球下冶金层，所述球下冶金层设置于所述焊球与所述第一基板上表面的导电线路层之间，并与所述焊球及所述第一基板上表面的导电线路层构成电性连接。


5.一种芯片及感测组件的封装结构的制作方法，包括以下步骤：
提供一第一基板与一第二基板，其中，所述第一基板中设置有多个基板穿导孔，连接第一基板上下表面上的导电线路层；所述第一基板的上表面还设置一上介电层，所述上介电层覆盖于第一基板上表面的导电线路层，并在位于所述第一...

【专利技术属性】
技术研发人员：袁禧霙，王东传，侯竣元，何松濂，张凤逸，
申请(专利权)人：宏濂科技股份有限公司，
类型：发明
国别省市：中国台湾;TW