一种基于逻辑芯片的DSP烧写防密码锁死电路制造技术

本发明专利技术涉及一种基于逻辑芯片的DSP烧写防密码锁死电路，涉及航空电气技术领域。本发明专利技术采用三位插针，通过外部跳线改变第三针的逻辑值，用逻辑芯片控制实现输入到DSP复位引脚的CPU外部复位信号有效或被屏蔽，当电路处于调试阶段或进行程序代码烧写时，选择将复位信号屏蔽；当完成程序代码烧写后，更改跳线端，重新使外部复位信号有效。该电路采用三位插针跳线的方式实现CPU复位信号有效/屏蔽的快捷切换，当产品软件升级完成后，可通过焊锡短接的方式，实现产品状态的固化。

A kind of anti lock circuit of DSP burning and writing based on logic chip

The invention relates to a DSP burn write anti password lock circuit based on a logic chip, and relates to the technical field of avionics. The invention adopts three position pin to change the logic value of the third pin through the external jumper, uses the logic chip to control and realize the CPU external reset signal input to the DSP reset pin is effective or shielded, when the circuit is in the debugging stage or program code is written, the reset signal is selected to be shielded; when the program code is written, the jumper end is changed to make the external reset signal effective again \u3002 The circuit uses three pin jumper to realize the fast switch of CPU reset signal effective / shielding. When the product software is upgraded, the product status can be solidified by solder short circuit.

【技术实现步骤摘要】
一种基于逻辑芯片的DSP烧写防密码锁死电路
本专利技术涉及航空电气
，具体涉及一种基于逻辑芯片的DSP烧写防密码锁死电路。
技术介绍
目前DSP2812大量用做机载控制器设备的CPU，且DSP2812为保护程序代码安全设计有CSM代码安全模块，模块由8个16位单元组成，受到CSM保护的模块有Flash、OTP、L0及L1。程序员在Flash烧写工具界面，可以在菜单栏CodeSecurityPassword区域对CSM模块密码进行设置。DSP2812在工程应用中，往往会设计CPU外部复位电路以增强产品的可靠性和安全性，但是Flash在程序代码烧写时，如果DSP复位引脚(160脚)接收到低电平复位输入信号，会造成CSM代码安全模块密码锁死，且密码为随机设置。在产品设计调试阶段需要反复对程序代码进行修改迭代，为防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死，就要求产品在调试阶段和后期产品程序维护升级时能够方便快捷的将CPU外部复位信号进行屏蔽。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是：如何设计一种简单的电路，实现CPU复位信号有效/屏蔽的快捷切换。(二)技术方案为了解决上述技术问题，本专利技术提供了一种基于逻辑芯片的DSP烧写防密码锁死电路，该电路通过跳线，实现输入到DSP复位引脚的CPU外部复位信号有效或被屏蔽，从而防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死。优选地，所述电路包括跳线电路、逻辑处理电路；所述跳线电路用于通过三位插针J1实现外部跳线切换；所述逻辑处理电路包括逻辑或门D2A，所述逻辑或门D2A用于将CPU外部复位电路中复位芯片D1输出的复位信号和三位插针跳线端的跳线信号进行逻辑处理后作为DSP的外部复位信号接到DSP复位引脚。优选地，所述跳线电路包括三位插针J1、电阻R1，其中，J1的中间引脚2脚作为跳线端接逻辑或门D2A的1脚，三位插针J1的1脚接电阻R1的一脚，电阻R1的另一脚接一3.3V电源以模拟逻辑1，J1的3脚接电源地以模拟逻辑0。优选地，所述逻辑处理电路还包括滤波电感E1、滤波电感E2、电容C1、电阻R2，其中，滤波电感E1的一脚接CPU外部复位电路中复位芯片D1的1脚，滤波电感E1的另一脚接所述逻辑或门D2A的2脚，复位芯片D1的2脚接电源地，复位芯片D1的5脚接所述3.3V电源，复位芯片D1的2脚还接所述电容C1的一脚，复位芯片D1的5脚还接所述电容C1的另一脚。复位芯片D1的4脚还接滤波电感E2的一脚，滤波电感E2的另一脚接DSP的喂狗信号输出脚，复位芯片D1的3脚接电阻R2的一脚，电阻R2的另一脚接所述电源3.3V；复位芯片D1的复位信号和三位插针的跳线端接入逻辑或门D2A后，通过三位插针跳线端与3.3V电源或地信号短接，对应地实现对DSP复位信号的使能或屏蔽设置。优选地，所述逻辑或门D2A通过在CPLD中设置或门逻辑模块实现。优选地，所述DSP为DSP2812芯片。优选地，所述跳线电路用于通过三位插针J1实现外部地与高电平的输入切换。优选地，所述跳线电路用于通过三位插针J1实现逻辑0与逻辑1的输入切换。(三)有益效果本专利技术采用三位插针，通过外部跳线改变第三针的逻辑值，用逻辑芯片控制实现输入到DSP复位引脚的CPU外部复位信号有效或被屏蔽，当电路处于调试阶段或进行程序代码烧写时，选择将复位信号屏蔽；当完成程序代码烧写后，更改跳线端，重新使外部复位信号有效。该电路采用三位插针跳线的方式实现CPU复位信号有效/屏蔽的快捷切换，当产品软件升级完成后，可通过焊锡短接的方式，实现产品状态的固化。此DSP烧写防密码锁死电路仅通过三位插针和一“或”逻辑模块实现，逻辑简单，通用性强，元器件数量少可靠性高，具有典型推广价值。附图说明图1是本专利技术实施例的应用于滑油温度控制器CPU外围电路的DSP烧写防密码锁死电路的电路图。具体实施方式为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。如图1所示，本专利技术实施例提供的一种应用于滑油温度控制器CPU外围电路的DSP烧写防密码锁死电路，是一种应用于以DSP2812为CPU的程序烧写防密码锁死电路，包括跳线电路、逻辑处理电路两部分。通过一个三位插针实现外部跳线切换(外部地/高电平(逻辑0/1)的输入切换)，中间插针接入逻辑处理电路，两侧插针分别接高/低电平，通过跳线实现中间插针高/低有效位的切换；然后将CPU外部复位电路中复位芯片(为看门狗芯片)输出的复位信号接入逻辑处理电路，将逻辑处理电路输出信号接入DSP复位引脚，此时可通过三位插针跳线实现复位信号有效/屏蔽状态的切换。所述跳线电路包括三位插针J1、电阻R1，其中，J1的中间引脚2脚作为跳线端接逻辑或门D2A的1脚，三位插针J1的1脚接电阻R1的一脚，电阻R1的另一脚接一3.3V电源以模拟逻辑1，J1的3脚接电源地以模拟逻辑0。逻辑处理电路包括滤波电感E1、滤波电感E2、电容C1、电阻R2、逻辑或门D2A，其中，滤波电感E1的一脚接CPU外部复位电路中复位芯片D1的复位端1脚，滤波电感E1的另一脚接逻辑或门D2A的2脚，复位芯片D1的地端2脚接电源地，复位芯片D1的电源端5脚接所述3.3V电源，复位芯片D1的2脚还接电容C1的一脚，复位芯片D1的5脚还接电容C1的另一脚。复位芯片D1的喂狗信号端4脚接滤波电感E2的一脚，滤波电感E2的另一脚接DSP的喂狗信号输出脚，复位芯片D1的使能端3脚接电阻R2的一脚，电阻R2的另一脚接所述电源3.3V。逻辑或门D2A用于将复位芯片D1输出的复位信号和三位插针跳线端的跳线信号进行逻辑处理后作为DSP的外部复位信号接到DSP2812复位引脚逻辑或门D2A通过在CPLD中设置“或”门逻辑模块实现。复位芯片D1的复位信号和三位插针的跳线端接入逻辑或门D2A后，通过三位插针跳线端与3.3V电源或地信号短接，可实现对DSP复位信号的使能或屏蔽设置。上述电路中，三位插针的两针分别接地和3.3V电源，模拟逻辑0和1，将第三针和CPU外部复位信号(低有效)接入CPLD的I/O口，利用CPLD内部“或”逻辑模块，将逻辑输出作为复位信号再接到DSP2812复位引脚通过此电路处理后，可通过三位插针外部跳线决定第三针的输入逻辑值，当第三针与地短接时，“或”逻辑模块输出与CPU外部复位信号一致；当第三针与3.3V电源短接时，“或”逻辑模块输出始终为高电平，CPU外部复位信号被屏蔽。通过三位插针进行跳线，决定输入到DSP复位引脚的CPU外部复位信号有效或被屏蔽，当电路处于调试阶段或进行程序代码烧写时，选择将复位信号屏蔽，从而防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死；当完成程序代码烧写后，更改跳线端，重新使外部复位信号有效。可以看出，本专利技术采用三位插针实现外部跳线切换，并通过“或”逻辑模块将跳线信号与复位芯本文档来自技高网...

【技术保护点】
1.一种基于逻辑芯片的DSP烧写防密码锁死电路，其特征在于，该电路通过跳线，实现输入到DSP复位引脚XRS的CPU外部复位信号有效或被屏蔽，从而防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死。/n

【技术特征摘要】
1.一种基于逻辑芯片的DSP烧写防密码锁死电路，其特征在于，该电路通过跳线，实现输入到DSP复位引脚XRS的CPU外部复位信号有效或被屏蔽，从而防止DSP在烧写程序代码过程中CSM代码安全模块密码锁死。


2.如权利要求1所述的电路，其特征在于，所述电路包括跳线电路、逻辑处理电路；
所述跳线电路用于通过三位插针J1实现外部跳线切换；
所述逻辑处理电路包括逻辑或门D2A，所述逻辑或门D2A用于将CPU外部复位电路中复位芯片D1输出的复位信号和三位插针跳线端的跳线信号进行逻辑处理后作为DSP的外部复位信号接到DSP复位引脚。


3.如权利要求2所述的电路，其特征在于，所述跳线电路包括三位插针J1、电阻R1，其中，J1的中间引脚2脚作为跳线端接逻辑或门D2A的1脚，三位插针J1的1脚接电阻R1的一脚，电阻R1的另一脚接一3.3V电源以模拟逻辑1，J1的3脚接电源地以模拟逻辑0。


4.如权利要求3所述的电路，其特征在于，所述逻辑处理电路还包括滤波电感E1、滤波电感E2、电容C1、电阻R2，其中，滤波电感E1的一脚接CPU外部复位电路中复位芯片D1的1脚，滤波电感E1的另一脚接所述逻辑或门D2A的2脚，复位芯片D1的2脚接电源地，复位芯片D1...

【专利技术属性】
技术研发人员：王清泉，仝步升，刘强，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津;12