制造电磁屏蔽物的方法技术

本公开提供了一种制造电磁屏蔽物的方法，提供了用于集成电路(IC)模块的电磁屏蔽。首先，提供具有若干IC模块的前体封装件。随后将所述前体封装件放置到耐化学带上。在执行溶胀过程和除污过程之后，移除所述耐化学带。接下来，将所述前体封装件单体化以形成若干单独的IC模块。将所述单独的IC模块放置到载带上，使得每个单独的IC模块的底表面被所述载带覆盖，并且每个单独的IC模块的顶表面和侧表面得以暴露。将屏蔽结构完全施加在每个单独的IC模块的所述顶表面和所述侧表面上。在本文，所述屏蔽结构电耦合到每个单独的IC模块内的接地平面。

Method of manufacturing electromagnetic shielding

【技术实现步骤摘要】
制造电磁屏蔽物的方法相关申请本申请要求2018年4月27日提交的临时专利申请序列号62/663,581的权益，所述申请的公开内容在此以全文引用的方式并入本文。
本公开涉及一种制造用于集成电路模块的电磁屏蔽物的方法。
技术介绍
电子部件在现代社会已经变得无处不在。电子行业自豪地老是宣称加快的计时速度和更小的集成电路(IC)模块。虽然这些装置的好处多多，但更小和更快的电子装置会产生问题。具体来说，高时钟速度固有地需要信号电平之间的快速转变。信号电平之间的快速转变会产生整个电磁波谱上的电磁发射。美国联邦通信委员会(FCC)和其他监管机构规定了此类发射。此外，较快的速度固有地意味着较高的频率。较高的频率意味着较短的波长。较短的波长意味着较短的导电元件充当天线以散播这些电磁发射。这些电磁发射从来源进行辐射并且可能会撞击其他电子部件。如果撞击电子部件的发射的信号强度足够高，那么所述发射可能会干扰被撞击的电子部件的操作。此现象有时称为电磁干扰(EMI)或串扰。处理EMI和串扰有时称为电磁兼容性(EMC)。其他部件，例如收发器模块，固有地具有大量辐射元件，所述辐射元件加重了EMI问题。因此，甚至不具有高时钟速度的电子模块可能具有EMI问题。一种减少EMI的方式是屏蔽引起EMI或对EMI敏感的IC模块。通常，屏蔽物是由接地的导电材料形成，所述接地的导电材料覆盖一个电路模块的顶部和侧面的至少一部分。当来自电路模块的电磁发射冲击导电材料的内表面时，所述电磁发射通过所述接地的导电材料而电短路，从而减少发射。同样地，当来自另一辐射元件的发射冲击导电材料的外表面时，发生类似的电短路，并且模块不受到来自其他模块的EMI影响。然而，如果屏蔽物完全覆盖电路模块的侧面，那么有较高的可能性在屏蔽过程中使用的化学品可能会腐蚀位于IC模块的底部处的输入/输出(I/O)触点。替代地，如果屏蔽物仅部分覆盖电路模块的侧面，那么电磁场(EMF)存在潜在的逃逸点，这可能会导致降低的屏蔽效能。因此，需要一种改进的程序，所述程序允许屏蔽物完全覆盖电路模块的侧面以有效地处理EMI问题，并且不影响电路模块的I/O触点。另外，需要成本效益。
技术实现思路
本公开涉及一种制造用于集成电路(IC)模块的电磁屏蔽物的方法。根据示例性程序，首先提供具有若干集成电路(IC)模块的前体封装件。在本文，模块间区域水平地处于两个相邻的IC模块之间。每个IC模块包括模块基板和至少一个电子部件，所述至少一个电子部件附接到所述模块基板的顶表面并且被模塑化合物囊封。所述模块基板包括形成于模块基板内的接地平面，以及形成于所述模块基板的底表面处的若干第一输入/输出(I/O)触点。接下来，将前体封装件放置在耐化学带上，使得每个模块基板的第一I/O触点被密封并且抵靠所述耐化学带。随后对驻留在所述耐化学带上的所述前体封装件执行溶胀过程和紧接的除污过程。在从所述前体封装件移除所述耐化学带并且暴露每个第一I/O触点之后，所述前体封装件在每个模块间区域处被单体化以形成若干单独的IC模块。每个单独的IC模块包括所述模块基板。接下来，将单独的IC模块放置到载带的顶表面上，使得每个单独的IC模块的第一I/O触点被密封并且抵靠所述载带。最后，将屏蔽结构完全施加于每个单独的IC模块的顶表面和侧表面上以形成若干被屏蔽的IC模块。所述屏蔽结构电耦合到对应的模块基板内的接地平面。在示例性程序的一个实施方案中，所述耐化学带完全覆盖每个模块基板的底表面。在示例性程序的一个实施方案中，所述载带完全覆盖每个模块基板的底表面。在示例性程序的一个实施方案中，所述耐化学带被配置成保护每个模块基板的底表面以免受在溶胀过程和除污过程中使用的化学品影响。载带被配置成防止从屏蔽结构到每个模块基板的底表面上的泄漏。在示例性程序的一个实施方案中，所述耐化学带是压敏粘合剂(PSA)带或自立式粘合剂。所述载带是由涂覆在聚合物膜上的丙烯酸树脂或硅酮树脂形成。在示例性程序的一个实施方案中，施加所述屏蔽结构包括施加第一层并且在所述第一层上施加第二层。所述第一层完全覆盖每个单独的IC模块的顶表面和侧表面，使得所述第一层电耦合到对应的模块基板内的接地平面。在示例性程序的一个实施方案中，所述第一层是通过无电镀过程形成，并且所述第二层是通过无电镀过程和电镀过程中的至少一者形成。在示例性程序的一个实施方案中，所述第一层是通过无电镀过程和电镀过程形成，并且所述第二层是通过无电镀过程和电镀过程中的至少一者形成。在示例性程序的一个实施方案中，所述第一层是由铜、铝、银和金中的一者形成，并且所述第二层是由镍形成。在示例性程序的一个实施方案中，所述模块基板的所述底表面未被所述屏蔽结构覆盖。在示例性程序的一个实施方案中，每个模块基板是由共同的印刷电路板(PCB)形成。在示例性程序的一个实施方案中，所述模块基板还包括电耦合到接地平面的至少一个导电元件。所述至少一个导电元件定位在所述模块基板的周边处并且邻近于对应的模块间区域的边缘，使得所述至少一个导电元件于在每个模块间区域处将前体封装件单体化期间得以暴露并与所述屏蔽结构接触。在示例性程序的一个实施方案中，所述模块基板还包括形成于所述模块基板的底表面处的若干第二I/O触点。每个第一I/O触点电耦合到接地平面并且与所述第二I/O触点电隔离。根据另一实施方案，示例性程序还包括在将所述前体封装件放置到所述耐化学带上之前使用等离子体来清洁所述前体封装件。根据另一实施方案，所述示例性程序还包括在将单独的IC模块放置到所述载带上之前将框架放置在所述载带的顶表面上，使得将所述单独的IC模块放置在所述框架内并且放置到所述载带的顶表面的被框部分上。在本文，至少将所述屏蔽结构施加到载带的顶表面的所述被框部分，使得暴露于载带的顶表面上的每个单独的IC模块的顶表面和侧表面被所述屏蔽结构完全覆盖。根据另一实施方案，所述示例性程序还包括从所述载带移除被屏蔽的IC模块。根据另一实施方案，所述示例性程序还包括给每个被屏蔽的IC模块的所述屏蔽结构去毛刺。根据另一实施方案，所述示例性程序还包括对所述被屏蔽的IC模块进行烘烤。本领域技术人员在阅读与附图相关联的优选实施方案的以下详细描述之后将了解本公开的范围并且认识到其额外的方面。附图说明并入本说明书中并且形成本说明书的部分的附图说明本公开的若干方面，并且与描述一起用来阐释本公开的原理。图1提供流程图，所述流程图说明用于制造根据本公开的一个实施方案的具有电磁屏蔽物的集成电路模块的示例性过程。图2至图9提供与在图1中提供的制造过程相关联的示例性步骤。将理解，为了清楚说明，图1至图9可能未按比例绘制。具体实施方式下文陈述的实施方案表示使得本领域技术人员能够实践所述实施方案的必要的信息，并且说明实践所述实施方案的最佳模式。在鉴于附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到在本文未特别提及的这些概念的应用。应理解，这些概念和应用属于本公开和所附权利要求书的范围。将理解，尽管术语第一、第二等可以在本文中用于描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。举例来说，在不脱离本公开的范围的情况下，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件本文档来自技高网...

【技术保护点】
1.一种制造电磁屏蔽物的方法，所述方法包括：·提供具有多个集成电路模块的前体封装件，其中：·模块间区域水平地处于所述多个集成电路模块中的两个相邻集成电路模块之间；并且·所述多个集成电路模块中的每一者包括模块基板和至少一个电子部件，所述至少一个电子部件附接到所述模块基板的顶表面并且被模塑化合物囊封，其中所述模块基板包括形成于所述模块基板内的接地平面，以及形成于所述模块基板的底表面处的多个第一输入/输出触点；·将所述前体封装件放置在耐化学带上，使得每个所述模块基板的所述多个第一输入/输出触点被密封并且抵靠所述耐化学带；·对驻留在所述耐化学带上的所述前体封装件执行溶胀过程；·对驻留在所述耐化学带上的所述前体封装件执行除污过程；·移除所述耐化学带以暴露所述多个第一输入/输出触点；·在每个模块间区域处将所述前体封装件单体化以形成多个单独的集成电路模块，所述多个单独的集成电路模块中的每一者包括所述模块基板；·将所述单独的集成电路模块放置到载带的顶表面上，使得每个单独的集成电路模块的所述多个第一输入/输出触点被密封并且抵靠所述载带；以及·将屏蔽结构完全施加在所述多个单独的集成电路模块中的每一者的顶表面和侧表面上以形成多个被屏蔽的集成电路模块，其中所述屏蔽结构电耦合到对应的所述模块基板内的所述接地平面。...

【技术特征摘要】
2018.04.27 US 62/663,581;2018.08.28 US 16/115,1071.一种制造电磁屏蔽物的方法，所述方法包括：·提供具有多个集成电路模块的前体封装件，其中：·模块间区域水平地处于所述多个集成电路模块中的两个相邻集成电路模块之间；并且·所述多个集成电路模块中的每一者包括模块基板和至少一个电子部件，所述至少一个电子部件附接到所述模块基板的顶表面并且被模塑化合物囊封，其中所述模块基板包括形成于所述模块基板内的接地平面，以及形成于所述模块基板的底表面处的多个第一输入/输出触点；·将所述前体封装件放置在耐化学带上，使得每个所述模块基板的所述多个第一输入/输出触点被密封并且抵靠所述耐化学带；·对驻留在所述耐化学带上的所述前体封装件执行溶胀过程；·对驻留在所述耐化学带上的所述前体封装件执行除污过程；·移除所述耐化学带以暴露所述多个第一输入/输出触点；·在每个模块间区域处将所述前体封装件单体化以形成多个单独的集成电路模块，所述多个单独的集成电路模块中的每一者包括所述模块基板；·将所述单独的集成电路模块放置到载带的顶表面上，使得每个单独的集成电路模块的所述多个第一输入/输出触点被密封并且抵靠所述载带；以及·将屏蔽结构完全施加在所述多个单独的集成电路模块中的每一者的顶表面和侧表面上以形成多个被屏蔽的集成电路模块，其中所述屏蔽结构电耦合到对应的所述模块基板内的所述接地平面。2.如权利要求1所述的方法，其中，所述耐化学带完全覆盖每个所述模块基板的所述底表面。3.如权利要求1所述的方法，其中，所述载带完全覆盖每个所述模块基板的所述底表面。4.如权利要求1所述的方法，其中：·所述耐化学带被配置成保护每个所述模块基板的所述底表面免受在所述溶胀过程和所述除污过程中使用的化学物影响；并且·所述载带被配置成防止从所述屏蔽结构到每个所述模块基板的所述底表面上的泄漏。5.如权利要求4所述的方法，其中：·所述耐化学带是压敏粘合剂带或自立式粘合剂；并且·所述载带是由涂覆在聚合物膜上的丙烯酸树脂或硅酮树脂形成。6.如权利要求1所述的方法，其中，施加所述屏蔽结构包括：·将第一层完全施加在所述多个单独的集成电路模块的所述顶表面和所述侧表面上，其中所述第一层电耦合到对应的所述模块基板内的所述接地平面；以及·在所述第一层上施加第二层。7.如权利要求6所述的方法，其中，通过无电镀过程形成所述第一层，并且通过所述无电镀过程和电镀过程中的至少一者形成...

【专利技术属性】
技术研发人员：史蒂芬·克雷格·帕克，小詹姆斯·埃德温·卡勒，唐纳德·约瑟夫·莱希，
申请(专利权)人：QORVO美国公司，
类型：发明
国别省市：美国,US