【技术实现步骤摘要】
一种信号传输电路
本技术涉及信号传输领域，尤其涉及一种可以提升系统最大传输速率的电路。
技术介绍
随着科学技术的进步，数字信号的传输朝着高频化的方向发展，高传输速率已成为数字信号传输领域的发展趋势。现在的数字隔离传输IC由比较器、触发器等逻辑电路构成，虽然现在的集成工艺已经很先进，但比较器和内部驱动的延时依然限制着数字隔离IC的最大传输速率。目前提高数字隔离器IC传输速率的方法主要通过调整内部结构来实现，但这种方法依然无法摆脱比较器以及内部驱动电路延时的限制。在数字信号频率较高时，信号的脉宽短，比较器延时和内部驱动电路延时使得内部逻辑器件无法识别短脉宽信号，最大传输速率依然受到比较器和内部驱动电路延时限制。调整内部结构的方法只能缓解比较器延时和内部驱动电路延时对最大传输速率的影响，但无法避免其对最大传输速率的限制。
技术实现思路
有鉴于此，本技术所要解决的技术问题是提供一种信号传输电路，在不改变数字隔离器IC传输速率上限的基础上提高系统的最大传输速率，这样既可避免数字隔离IC内部比较器延时和驱动电路延时对最大传输速率的限制。为达到如上所述的目的，本技术提供的技术方案如下：一种信号传输电路，其特征在于，包括：输入端和输出端首尾串联的分频电路模块、隔离传输模块和倍频电路模块，分频电路模块的输入端为信号传输电路的输入端，倍频电路模块的输出端为信号传输电路的输出端；分频电路模块用于将其输入信号的频率降低为脉宽提高为2n倍后输出；隔离传输模块用于将其输入端的信号隔离传输至其输出端；倍频电路模块用于将其输入信号的频率提高2n倍后输出；其中n为大于或等于1的自然数。当n为1时，...
【技术保护点】
1.一种信号传输电路，其特征在于，包括：输入端和输出端首尾串联的分频电路模块、隔离传输模块和倍频电路模块，分频电路模块的输入端为信号传输电路的输入端，倍频电路模块的输出端为信号传输电路的输出端；分频电路模块用于将其输入信号的频率降低为
【技术特征摘要】
1.一种信号传输电路，其特征在于，包括：输入端和输出端首尾串联的分频电路模块、隔离传输模块和倍频电路模块，分频电路模块的输入端为信号传输电路的输入端，倍频电路模块的输出端为信号传输电路的输出端；分频电路模块用于将其输入信号的频率降低为脉宽提高为2n倍后输出；隔离传输模块用于将其输入端的信号隔离传输至其输出端；倍频电路模块用于将其输入信号的频率提高2n倍后输出；其中n为大于或等于1的自然数。2.根据权利要求1所述的信号传输电路，其特征在于：n为1；分频电路模块包括电阻R1、电阻R2、电阻R3、电容C1、MOS管Q1、JK触发器U1和JK触发器U2，JK触发器U1为上升沿触发JK触发器，JK触发器U2为下降沿触发JK触发器；隔离传输模块包括数字隔离器U3；倍频电路模块包括异或门XOR；电阻R3的一端为信号传输电路的输入端，电阻R3的另一端与JK触发器U1、JK触发器U2的CLK端和MOS管Q1的漏极相连，MOS管Q1的源极接原边地、栅极与电阻R2一端相连，电阻R2的另一端与电容C1一端和电阻R1一端相连，电容C1的另一端用于连接原边供电电源，电阻R1的另一端接原边地，JK触发器U1、U2的J端和K端都用于连接原边供电电源，JK触发器U1的Q端与数字隔离器U3的第一输入端相连，JK触发器U2的Q端与数字隔离器U3的第二输入端相连，数字隔离器U3的第一输出端和第二输出端与分别与异或门XOR的两个输入端相连，数字隔离器U3的原边VDD端连接至原边供电电源、副边VDD端连接至副边供电电源、原边GND端连接至原边地、副边GND端连接至副边地，异或门XOR的输出端为信号传输电路的输出端。3.根据权利要求1所述的信号传输电路，其特征在于：n为2；分频电路模块包括电阻R1、电阻R2、电阻R3、电容C1、MOS管Q1和JK触发器U1至U6，JK触发器U1、U3、U5为上升沿触发JK触发器，JK触发器U2、U4、U6为下降沿触发JK触发器；隔离传输模块包括数字隔离器U7和U8；倍频电路模块包括异或门XOR1、XOR2和XOR3；电阻R3的一端为信号传输电路的输入端，电阻R3的另一端与JK触发器U1、JK触发器U2的CLK端和MOS管Q1的漏极相连，MOS管Q1的源极接原边地、栅极与电阻R2一端相连，电阻R2的另一端与电容C1一端和电阻R1一端相连，电容C1的另一端用于连接原边供电电源，电阻R1的另一端接原边地，JK触发器U1至U6的J端和K端都用于连接原边供电电源，JK触发器U1的Q端与JK触发器U3、JK触发器U4的CLK端相连，JK触发器U2的Q端与JK触发器U5、JK触发器U6的CLK端相连，JK触发器U3的Q端与数字隔离器U7的第一输入端相连，JK触发器U4的Q端与数字隔离器U7的第二输入端相连，JK触发器U5的Q端与数字隔离器U8的第一输入端相连，JK触发器U6的Q端与数字隔离器U8的第二输入端相连，数字隔离器U7的第一输出端和第二输出端与异或门XOR1的两个输入端相连，数字隔离器U8的第一输出端和第二输出端分别与异或门XOR2的两个输入端相连，数字隔离器U7和U8的原边VDD端连接至原边供电电源、副边VDD端连接至副边供电电源、原边GND端连接至原边地、副边GND端连接至副边地，异或门XOR1、XOR2的输出端分别与异或门XOR3的两个输入端相连，异或门XOR3的输出端为信号传输电路的输出端。4.根据权利要求1所述的信号传输电路，其特征在于：n为1；分频电路模块包括缓冲器BUF1、缓冲器BUF2、缓冲器BUF3、非门NOT1、与门AND1、与门AND2和D触发器U1、U2；隔离传输模块包括数字隔离器U3；倍频电路模块包括与门AND3、与门AND4、或非门NOR和非门NOT2；缓冲器BUF1的输入端用于与时钟信号CLK相连、输出端与与门AND1的一个输入端和缓冲器BUF2输入端相连，缓冲器BUF2的输出端与D触发器U1的CLK端相连，与门AND1的另一个输入端为信号传输电路的输入端、输出端与D触发器U1的D端相连，D触发器U1的Q端与数字隔离器U3的第一输入端相连，非门NOT1的输入端用于与时钟信号CLK相连、输出端与与门AND2的一个输入端和缓冲器BUF3的输入端相连，缓冲器BUF3的输出端与D触发器U2的CLK端相连，与门AND2的另一个输入端与信号传输电路的输入端相连、输出端与D触发器U2的D端相连，D触发器U2的Q端与数字隔离器U3的第二输入端相连，数字隔离器U3的原边VDD端连接至原边供电电源、副边VDD端连接至副边供电电源、原边GND端连接至原边地、副边GND端连接至副边地，数字隔离器U3的第一输出端接与门AND3的一个输入端、第二输出端接与门AND4的一个输入端，与门AND3的另一个输入端与缓冲器BUF2的输出端相连，与门AND4的另一个输入端与缓冲器BUF3的输出端相连，与门AND3、AND4的输出端分别与或非门NOR的两个输入端相连，或非门NOR的输出端与非门NOT2的输入端相连，非门NOT2的输出端为信号传输电路的输出端。5.根据权利要求1所述的信号传输电路，其特征在于：n为1；分频电路模块包括缓冲器BUF1、缓冲器BUF2、缓冲器BUF3、非门NOT1、与门AND1、与门AND2和D触发器U1、U2；隔离传输模块包括数字隔离器U3；倍频电路模块包括与门AND3、与门AND4和或门；缓冲器BUF1的输入端用于与时钟信号CLK相连、输出端与与门AND1的一个输入端和缓冲器BUF2输入端相连，缓冲器BUF2的输出端与D触发器U1的CLK端相连，与门AND1的另一个输入端为信号传输电路的输入端、输出端与D触发器U1的D端相连，D触发器U1的Q端与数字隔离器U3的第一输入端相连，非门NOT1的输入端用于与时钟信号CLK相连、输出端与与门AND2的一个输入端和缓冲器BUF3的输入端相连，缓冲器BUF3的输出端与D触发器U2的CLK端相连，与门AND2的另一个输入端与输入信号IN信号传输电路的输入端相连、输出端与D触发器U2的D端相连，D触发器U2的Q端与数字隔离器U3的第二输入端相连，数字隔离器U3的原边VDD端连接至原边供电电源、副边VDD端连接至副边供电电源、原边GND端连接至原边地、副边GND端连接至副边地，数字隔离器U3的第一输出端接与门AND3的一个输入端、第二输出端接与门AND4的一个输入端，与门AND3的另一个输入端与缓冲器BUF2的输出端相连，与门AND4的另一个输入端与缓冲器BUF3的输出端相连，与门AND3、AND4的输出端分别与或门的两个输入端相连，或门的输出端为信号传输电路的输出端。6.根据权利要求1所述的信号传输电路，其特征在于，分频电路模块包括：启动电路和n级分频输出电路；第1级至第n级分频输出电路依次包括20、21、……、2(n-1)个分频输出电路组，各分频输出电路组包括一个上升沿触发JK触发器和一个下降沿触发JK触发器；启动电路的输入端为分频电路模块的输入端，启动电路在上电启动过程中输出的为低电平，启动完成后才将输入信号输出至第1级分频输出电路；第1级分频输出电路连接关系为：上升沿触发JK触发器的CLK端和下降沿触发JK触...
【专利技术属性】
技术研发人员：钟天明，王志燊，尹智群，
申请(专利权)人：广州金升阳科技有限公司，
类型：新型
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。