基于反相器设计的高速比较器电路制造技术

基于反相器设计的高速比较器电路，涉及集成电路技术。本发明专利技术包括反相器部分和锁存部分，所述锁存部分包括：第七MOS管，其电流输入端接系统高电平VDD，电流输出端接第十一MOS管的电流输入端，栅端接比较器电路输出点OUT；第八MOS管，其电流输入端接系统高电平VDD，电流输出端接比较器电路输出点OUT，栅端接第七MOS管的电流输出端；第九MOS管，其栅端接第二时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第七MOS管的栅端；第十MOS管，第十一MOS管和第十二MOS管。本发明专利技术有效减小了电路及版图设计难度，更加易于大规模集成电路设计。

High speed comparator circuit based on inverter design

A high speed comparator circuit based on inverters relates to integrated circuit technology. The invention includes the inverter part and the latch part, and the latch part includes: Seventh MOS tube, its current input end is connected to the high level VDD, the current output end is connected to the current input end of the Eleventh MOS tube, the gate end connection comparator circuit output point OUT; the eighth MOS tube, its current input end connection system high level VDD, current output end The output point of the comparator circuit is OUT, the gate is connected to the current output end of the seventh MOS tube; the ninth MOS tube is connected to the second clock input terminal, its current input terminal is connected to the system high level VDD, the current output end is connected to the gate end of the seventh MOS tube; the tenth MOS tube, the Eleventh MOS tube and the twelfth MOS tube. The invention effectively reduces the difficulty of circuit and layout design, and is more suitable for large-scale integrated circuit design.

【技术实现步骤摘要】
基于反相器设计的高速比较器电路
本专利技术涉及集成电路技术。
技术介绍
在数字电路越来越普遍的情况下，比较器电路是模拟电路和混合电路中广泛应用的关键单元电路，特别是在AD转换器以及DA转换器中。比较器电路主要对模拟输入信号进行比较，同时将比较结果转换为数字信号，以方便后级电路以数字信号形式，对信号进行处理。比较器电路的精度和速度作为信号链中的关键模块直接决定整颗芯片的性能，是实现AD转换的必要手段。通常，比较器的速度和精度受限于低跨导和大MOSFETS器件的失配，虽然可以采用动态失调消除技术和偏置技术都被用来提高它们的速度和分辨率，但势必增加芯片面积和设计复杂程度。经典的交叉耦合CMOS反相器比较锁存电路结构：如图1所示为经典的交叉耦合CMOS反相器比较锁存电路图。M3与M4、M5与M6分别串接在一起形成反相器结构；M3与M5，M4与M6的源端分别短接在一起；M2与M4组成反相器的输入端与M5与M6组成的反相器输出端短接并连接到IN&OUT1，M2与M4组成的反相器输出端短接到M5与M6组成的反相器输入端，同时与IN&OUT2连接；M1与M2作为开关管使用，M1的源极连接到VDD，漏端连接到反相器器件M3与M5的源端，M1的栅极连接到CLK1；M2的源端连接到GND，漏端连接到反相器器件M4与M6的源端，M2的栅极连接到～CLK1；CLK1与～CLK1为反相时钟信号。在非比较锁存状态下，M1与M2关闭，节省功耗；输入信号分别通过IN&OUT1与IN&OUT2进入到反相器的输入端。在比较锁存状态下，M1与M2打开，通过交叉耦合反相器的作用，信号完成比较并保持在交叉耦合反相器中。但该比较结果在非比较锁存状态下，与输入信号(IN&OUT1或者IN&OUT2)相一致，也就是说该信号通常无法直接作为比较结果供后级电路使用。在实际使用中，该锁存比较结果后面需要增加反相器级以及其它逻辑处理电路，但由于加入的反相器(或者其它逻辑电路)的栅极的寄生电容影响，在比较翻转点附近比较结果会出现非常大的迟滞与超前现象，进而造成比较器输出结果错误。如图2所示为根据图1电路仿真分析的结果。如图3所示为根据图1电路增加反相器级后仿真分析的结果。由前述，经典的交叉耦合CMOS反相器比较器电路结构简单，可以实现比较锁存功能，但由于结构原因，其比较锁存功能受到一定限制，通常该结构仅作为锁存使用，而无法作为比较器使用。
技术实现思路
本专利技术所要解决的技术问题是，提出一种基于交叉耦合CMOS反相器比较锁存电路设计的高速比较器电路结构，该结构通过增加较少的器件，和版图面积的情况下，进一步提升了比较器的速度，同时真正实现了比较与锁存功能，在电路和版图设计上易于实现，可广泛应用于各类大规模模拟与混合电路设计之中。本专利技术解决所述技术问题采用的技术方案是，基于反相器设计的高速比较器电路，其特征在于，包括反相器部分和锁存部分，所述锁存部分包括：第七MOS管，其电流输入端接系统高电平VDD，电流输出端接第十一MOS管的电流输入端，栅端接比较器电路输出点OUT；第八MOS管，其电流输入端接系统高电平VDD，电流输出端接比较器电路输出点OUT，栅端接第七MOS管的电流输出端；第九MOS管，其栅端接第二时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第七MOS管的栅端；第十MOS管，其栅端接第二时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第八MOS管的栅端；第十一MOS管，其栅端接第二时钟输入端，其电流输出端接反相器部分的第一输出端；第十二MOS管，其栅端接第二时钟输入端，其电流输出端接反相器部分的第二输出端，其电流输入端接比较器电路输出点OUT。本专利技术的有益效果是，在维持较高的精度下，通过采用较少的器件和较小的芯片面积结合交叉耦合CMOS反相锁存电路结构，真正实现了高速比较与锁存过程，且整个比较器电路基于反相器结构设计，有效减小了电路及版图设计难度，更加易于大规模集成电路设计。本专利技术利用交叉耦合CMOS反相器比较器电路结合PMOS管所形成的正反馈通路，提升比较器的工作速度，真正实现了比较与锁存功能。利用CLK2时钟结合开关管M9～M12形成动态锁存功能达到减小功耗的目的。本专利技术通过增加较少的器件和芯片面积，增加了交叉耦合双CMOS反相器比较器电路的工作速度，与基于经典差分结构设计的比较器相比，结构简单，速度快，减少了芯片的设计难度和版图布局布线难度。附图说明图1为现有的经典交叉耦合CMOS反相比较锁存电路的电路图。图2为经典交叉耦合CMOS反相比较锁存电路仿真波形图。图3为交叉耦合CMOS反相比较锁存电路加反相级后仿真波形图。图4为本专利技术的电路图。图5为本专利技术所采用开关时序示意图。图6为本专利技术加反相级前的仿真波形图。图7为本专利技术加反相级后的仿真波形图。具体实施方式参考图4。本专利技术包括反相器部分和锁存部分，所述锁存部分包括：第七MOS管M7，其电流输入端(源端)接系统高电平VDD，电流输出端(漏端)接第十一MOS管M11的电流输入端(漏端)，栅端接比较器电路输出点OUT；第八MOS管M8，其电流输入端(源端)接系统高电平VDD，电流输出端(漏端)接比较器电路输出点OUT，栅端接第七MOS管M7的电流输出端(漏端)；第九MOS管M9，其栅端接第二时钟输入端，其电流输入端(源端)接系统高电平VDD，电流输出端(漏端)接第七MOS管M7的栅端；第十MOS管M10，其栅端接第二时钟输入端，其电流输入端(源端)接系统高电平VDD，电流输出端(漏端)接第八MOS管M8的栅端；第十一MOS管M11，其栅端接第二时钟输入端，其电流输出端(源端)接反相器部分的第一输出端；第十二MOS管M12，其栅端接第二时钟输入端，其电流输出端(源端)接反相器部分的第二输出端，其电流输入端(漏端)接比较器电路输出点OUT。所述反相器部分包括：第一MOS管M1，其电流输入端(源端)接系统高电平，其栅端接第一时钟输入端，其电流输出端(漏端)接第三MOS管的电流输入端(源端)和第五MOS管的电流输入端(源端)；第二MOS管M2，其电流输入端(漏端)接第四MOS管的电流输出端和第六MOS管的电流输出端，其电流输出端接地，其栅端接第一时钟输入端的反向信号输入端；第三MOS管M3，其栅端接第一信号输入端，其电流输出端(漏端)接第四MOS管M4的电流输入端(漏端)、第五MOS管M5的栅端和第六MOS管M6的栅端。第四MOS管M4，其栅端接第一信号输入端，其电流输入端还接第二信号输入端；第五MOS管M5，其电流输出端作为反相器部分的第一输出端，其电流输出端还与第一信号输入端连接；第六MOS管M6，其电流输入端(漏端)接反相器部分的输出端，其栅端接第五MOS管的栅端，其栅端和接第二信号输入端。以上实施方式中，M1、M3、M5、M7、M8、M9和M10为PMOS管，M2、M4、M6、M11、M12为NMOS管。在交叉耦合CMOS反相器比较器电路的后端增加两个PMOS管(M7与M8)，作为正反馈管，通过电路的正反馈作用提升比较器的工作速度，真正实现了比较与锁存功能；同时利用开关管M9～M12与时钟信号CLK2的作用与M7、M8一起组成动态锁存电本文档来自技高网...

【技术保护点】
1.基于反相器设计的高速比较器电路，其特征在于，包括反相器部分和锁存部分，所述锁存部分包括：第七MOS管，其电流输入端接系统高电平VDD，电流输出端接第十一MOS管的电流输入端，栅端接比较器电路输出点OUT；第八MOS管，其电流输入端接系统高电平VDD，电流输出端接比较器电路输出点OUT，栅端接第七MOS管的电流输出端；第九MOS管，其栅端接第二时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第七MOS管的栅端；第十MOS管，其栅端接第二时钟输入端，其电流输入端接系统高电平VDD，电流输出端接第八MOS管的栅端；第十一MOS管，其栅端接第二时钟输入端，其电流输出端接反相器部分的第一输出端；第十二MOS管，其栅端接第二时钟输入端，其电流输出端接反相器部分的第二输出端，其电流输入端接比较器电路输出点OUT。

【技术特征摘要】
1.基于反相器设计的高速比较器电路，其特征在于，包括反相器部分和锁存部分，所述锁存部分包括：第七MOS管，其电流输入端接系统高电平VDD，电流输出端接第十一MOS管的电流输入端，栅端接比较器电路输出点OUT；第八MOS管，其电流输入端接系统高电平VDD，电流输出端接比较器电路输出点OUT，栅端接第七MOS管的电流输出端；第九MOS管，其栅端接第二时钟输入端，...

【专利技术属性】
技术研发人员：李永凯，岑远军，杨平，廖志凯，彭箫天，冯浪，
申请(专利权)人：成都华微电子科技有限公司，
类型：发明
国别省市：四川,51