阻抗控制的方法技术

本发明专利技术涉及一种阻抗控制的方法，应用于射频通信模块，所述的方法包括：设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果；根据所述阻抗测试结果确定出目标PCB设计参数。通过提供多个PCB设计参数设置多个开发板，并对多个开发板进行阻抗收敛测试，根据测试结果确定出目标PCB设计参数，提高阻抗匹配的概率，进一步的降低功率损耗且提升射频性能。

【技术实现步骤摘要】
阻抗控制的方法
本专利技术涉及集成电路领域，特别是涉及一种阻抗控制的方法。
技术介绍
制造通信模块过程中，需要对通信模块的质量进行测试。由于通信模块没有外围电路支持，测试过程需要飞线，操作复杂且测试精度低。此时，往往需要适配转接板(adapter，ADP)来与通信模块进行转接，并在ADP上进行通信模块模块的性能测试。但是通信模块与ADP连接后，通信模块阻抗不匹配将会导致通信模块功率损耗增大，进一步的造成通信模块射频性能下降。
技术实现思路
基于此，有必要针对通信模块阻抗不匹配造成功率损耗增大及射频性能下降问题，提供一种阻抗控制的方法。一种阻抗控制的方法，应用于射频通信模块，所述的方法包括：设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果；根据所述阻抗测试结果确定出目标PCB设计参数。在其中一个实施例中，所述阻抗参数包括：所述开发板的阻抗线宽和阻抗线参考层，所述射频连接器参数包括：射频连接器和射频连接器参考层，所述根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数，包括：设置所述开发板的阻抗线宽、所述阻抗线参考层、所述射频连接器和所述射频连接器参考层；根据所述开发板的阻抗线宽、所述阻抗线参考层、所述射频连接器和所述射频连接器参考层，基于单一变量法获取所述多个PCB设计参数。在其中一个实施例中，所述设置所述射频连接器参考层，包括：当所述开发板为多层线路板时，在所述射频连接器的底座下层线路板上设置与所述底座大小匹配的挖空区域，对所述挖空区域作挖空设置。在其中一个实施例中，所述PCB设计参数还用于调节插入损耗。在其中一个实施例中，所述阻抗测试结果包括：插损测试值和阻抗测试值，所述根据所述阻抗测试结果确定出目标PCB设计参数，包括：根据多个所述开发板对应的插损测试值和阻抗测试值确定出所述目标开发板；将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。在其中一个实施例中，所述根据各个所述开发板的插入损耗和阻抗测试值确定出所述目标开发板，包括：选择包括最小插损和最优阻抗匹配的阻抗测试结果对应的开发板作为所述目标开发板，所述最优阻抗匹配表征所述阻抗测试值与阻抗预设值差距最小。在其中一个实施例中，所述阻抗预设值的范围为30-70欧姆。在其中一个实施例中，所述将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数，包括：控制所述目标开发板与适配转接板连接并进行质量验证测试；当所述目标开发板的质量信息满足预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。在其中一个实施例中，所述控制所述目标开发板与适配转接板连接并进行质量验证测试，包括：控制所述目标开发板与适配转接板连接，并利用网络分析仪获取所述目标开发板的质量信息，所述质量信息包括引入插损、射频性能和匹配阻抗。在其中一个实施例中，所述当所述目标开发板的质量信息满足预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数，包括：根据所述目标开发板的质量信息获取所述目标开发板的阻抗匹配程度；当所述目标开发板的阻抗匹配程度满足所述预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数。在其中一个实施例中，所述设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数之前，所述方法还包括：将设置有所述射频通信模块的原始电路板进行改板获取所述开发板。上述阻抗控制的方法，应用于射频通信模块，所述的方法包括：设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果；根据所述阻抗测试结果确定出目标PCB设计参数。通过提供多个PCB设计参数设置多个开发板，并对多个开发板进行阻抗收敛测试，根据测试结果确定出目标PCB设计参数，提高阻抗匹配的概率，进一步的降低功率损耗且提升射频性能。附图说明图1为本申请一实施例中阻抗控制的方法的流程图；图2为本申请一实施例中PCB设计参数的示意图；图3为本申请一实施例中步骤：根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数的流程图；图4为本申请一实施例中步骤：根据所述阻抗测试结果确定出目标PCB设计参数的流程图；图5为本申请一实施例中步骤：当所述目标开发板的质量信息满足预设条件时，将所述目标开发板对应的PCB设计参数作为所述目标PCB设计参数的流程图。具体实施方式为了便于理解本申请，为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。图1为本申请一实施例中阻抗控制的方法的流程图，本申请提供一种阻抗控制的方法，应用于射频通信模块，阻抗控制的方法包括步骤102到步骤106。步骤102、设置设有射频通信模块的开发板的阻抗参数和射频连接器参数，根据阻抗参数和射频连接器参数提供多个PCB设计参数。PCB设计参数用于调节开发板上的匹配阻抗。具体地，设置开发板的阻抗参数和射频连接器参数，开发板上设有射频通信模块。阻抗参数是指射频通信模块的开发板上的匹配阻抗相关的参数，可以包括阻抗线宽、阻抗线长和/或阻抗线参考层等数据。射频连接器参数是指射频通信模块的开发板上的射频连接器的相关参数，可以包括：射频连接器型号、射频连接器材质和/或射频连接器的参考地等。根据阻抗参数和射频连接器参数提供多个PCB设计参数，即阻抗参数、射频连接器参数与开发板上的匹配阻抗存在映射关系，根据阻抗参数、射频连接器参数设置多个PCB设计参数。如图2所示PCB设计参数包括：板材、设置层级、厚度、阻抗、屏蔽层等。步骤104、根据多个PCB设计参数制作对应的多个开发板，对各个开发板进行阻抗收敛测试获取对应的阻抗测试结果。具体地，根据每个PCB设计参数制作一个开发板，则多个PCB设计参数能够制定出多个对应的开发板。对每个开发板做阻抗收敛测试并获取对应的阻抗测试结果。阻抗收敛测试是指连接适配转接板在网络分析仪上进行测试，能够获取阻抗测试值、插入损耗等阻抗测试结果。其中，插入损耗指的是将某些器件或分支电路(滤波器、本文档来自技高网...

【技术保护点】
1.一种阻抗控制的方法，应用于射频通信模块，其特征在于，所述的方法包括：设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果；根据所述阻抗测试结果确定出目标PCB设计参数。

【技术特征摘要】
1.一种阻抗控制的方法，应用于射频通信模块，其特征在于，所述的方法包括：设置设有所述射频通信模块的开发板的阻抗参数和射频连接器参数，根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数；所述PCB设计参数用于调节所述开发板上的匹配阻抗；根据所述多个PCB设计参数制作对应的多个开发板，对各个所述开发板进行阻抗收敛测试获取对应的阻抗测试结果；根据所述阻抗测试结果确定出目标PCB设计参数。2.根据权利要求1所述的方法，其特征在于，所述阻抗参数包括：所述开发板的阻抗线宽和阻抗线参考层，所述射频连接器参数包括：射频连接器和射频连接器参考层，所述根据所述阻抗参数和所述射频连接器参数提供多个PCB设计参数，包括：设置所述开发板的阻抗线宽、所述阻抗线参考层、所述射频连接器和所述射频连接器参考层；根据所述开发板的阻抗线宽、所述阻抗线参考层、所述射频连接器和所述射频连接器参考层，基于单一变量法获取所述多个PCB设计参数。3.根据权利要求2所述的方法，其特征在于，所述设置所述射频连接器参考层，包括：当所述开发板为多层线路板时，在所述射频连接器的底座下层线路板上设置与所述底座大小匹配的挖空区域，对所述挖空区域作挖空设置。4.根据权利要求1所述的方法，其特征在于，所述PCB设计参数还用于调节插入损耗。5.根据权利要求4所述的方法，其特征在于，所述阻抗测试结果包括：插损测试值和阻抗测试值，所述根据所述阻抗测试结果确定出目标PCB设计参数，包括：根据多个所述开发板对应的插损测...

【专利技术属性】
技术研发人员：温包根，
申请(专利权)人：深圳市广和通无线股份有限公司，
类型：发明
国别省市：广东,44