降低PCB差分线插入损耗的方法技术

本发明专利技术涉及一种降低PCB差分线插入损耗的方法，包括如下步骤：在载体上加工出若干个接地孔及铺设于所述载体的其中一侧的线路层，其中，所述线路层包括差分线，所述接地孔沿着所述差分线依次间隔布置，所述载体的另一侧铺设有接地层，所述接地孔的内侧壁的导电层与所述接地层电性连接。上述的降低PCB差分线插入损耗的方法，由于在差分线的侧部间隔地布置有若干个接地孔，这样差分线上有电流流过时，形成磁场，导线间存在反射信号，接地孔能起到降低信号反射的作用；此外，通常信号线设计为差分线，差分线间距越小耦合效应越强，差分线侧部的接地孔会减缓耦合磁场的耦合效应，从而减小信号的插入损耗，使得信号传输平稳，波动小。

Method of Reducing Insertion Loss of PCB Differential Line

【技术实现步骤摘要】
降低PCB差分线插入损耗的方法
本专利技术涉及线路板制造
，特别是涉及一种降低PCB差分线插入损耗的方法。
技术介绍
PCB设计与制造中，众多在传统电路中可忽略的因素对PCB信号完整性的影响逐渐显现。传统的线路板的差分线既可以设置于线路板的表层线路，设置于线路板的表层线路时也就是微带线，又可以设置于线路板的内层线路，设置于线路板的内层线路时也就是带状线。其中，差分线上存在传输损耗，传输损耗的存在将导致信号传输质量较低。
技术实现思路
基于此，有必要克服现有技术的缺陷，提供一种降低PCB差分线插入损耗的方法，它能够降低PCB差分线的插入损耗，信号传输平稳，波动小。其技术方案如下：一种降低PCB差分线插入损耗的方法，包括如下步骤：在载体上加工出若干个接地孔及铺设于所述载体的其中一侧的线路层，其中，所述线路层包括差分线，所述接地孔沿着所述差分线依次间隔布置，所述载体的另一侧铺设有接地层，所述接地孔的内侧壁的导电层与所述接地层电性连接。上述的降低PCB差分线插入损耗的方法，由于在差分线的侧部间隔地布置有若干个接地孔，这样差分线上有电流流过时，形成磁场，导线间存在反射信号，接地孔能起到降低信号反射的作用；此外，通常信号线设计为差分线，差分线间距越小耦合效应越强，差分线侧部的接地孔会减缓耦合磁场的耦合效应，从而减小信号的插入损耗，使得信号传输平稳，波动小。在其中一个实施例中，在所述差分线的两侧均间隔布置有若干个接地孔。在其中一个实施例中，位于所述差分线同一侧的相邻两个所述接地孔之间的间距d满足：20mil≦d≦24mil。在其中一个实施例中，所述接地孔与所述差分线之间的间距L满足：9mil≦L≦11mil。在其中一个实施例中，所述载体为基材，在所述载体上加工出若干个接地孔的步骤包括：在所述基材上加工出若干个第一通孔；对所述基材的两个侧表面进行沉铜及板镀铜处理，同时使所述第一通孔的内侧壁镀上导电层形成所述接地孔；对所述基材的其中一侧面的铜层进行图形制作得到所述线路层。在其中一个实施例中，对所述基材的其中一侧面的铜层进行图形制作得到所述线路层步骤之前还包括步骤：对所述接地孔进行树脂塞孔处理；对树脂塞孔处理后的所述基材的两个侧表面对应于所述接地孔的部位进行沉铜及镀铜处理。在其中一个实施例中，所述第一通孔的孔径D1控制为0.3mm≦D1≦0.8mm。在其中一个实施例中，所述载体为半固化片，在所述载体上加工出若干个接地孔的步骤包括：在所述载体上压合有铜箔层；在压合有铜箔层的所述载体上形成第二通孔；对形成所述第二通孔的载体进行沉铜及板镀处理；对板镀处理后的所述载体进行镀孔图形及镀孔处理；对镀孔处理后的所述载体进行退膜处理；对退膜处理后的所述载体进行图形制作。在其中一个实施例中，在压合有铜箔层的所述载体上形成第二通孔步骤具体为采用激光钻孔的方式在压合有铜箔层的所述载体上形成第二通孔；在所述载体上压合有铜箔层步骤之后以及在压合有铜箔层的所述载体上形成第二通孔步骤之前还包括步骤，对所述载体进行棕化处理；在所述退膜处理步骤之后以及在所述图形制作步骤之前还包括步骤，对退膜处理的所述载体进行陶瓷磨板处理；在所述图形制作步骤之后还包括步骤，进行自动光学检测处理与棕化处理。在其中一个实施例中，所述第二通孔的孔径D2控制为0.1mm≦D2≦0.2mm。附图说明图1为本专利技术一实施例所述的降低差分线插入损耗的线路板的简化图；图2为本专利技术另一实施例所述的降低差分线插入损耗的线路板的结构图；图3为本专利技术一实施例所述的降低差分线插入损耗的线路板的制造方法流程图；图4为本专利技术一实施例所述的降低差分线插入损耗的线路板上的差分线通入不同频率信号对应的插入损耗的曲线图。附图标记：100、载体，110、差分线，120、接地孔；210、基材，211、第一接地孔，220、第一接地层，231、第一差分线，240、第一半固化片，241、第二接地孔，250、第二半固化片，251、第三接地孔，260、第二接地层，271、第二差分线，280、第三半固化片，281、第四接地孔，290、第四半固化片，291、第五接地孔，310、第三差分线，320、加强铜层，330、反焊盘。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似改进，因此本专利技术不受下面公开的具体实施例的限制。在本专利技术的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本专利技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本专利技术的描述中，需要理解的是，当一个元件被认为是“连接”另一个元件，可以是直接连接到另一个元件或者可能同时存在中间元件。相反，当元件为称作“直接”与另一元件连接时，不存在中间元件。在一个实施例中，请参阅图1，一种降低PCB差分线插入损耗的方法，包括如下步骤：在载体100上加工出若干个接地孔120及铺设于所述载体100的其中一侧的线路层。其中，所述线路层包括差分线110，所述接地孔120沿着所述差分线110依次间隔布置，所述载体100的另一侧铺设有接地层。所述接地孔120的内侧壁的导电层与所述接地层电性连接。此外，具体地，接地孔120的内侧壁的导电层与线路层之间相隔离，例如可以将线路层上设置绕接地孔120周向设置的反焊盘，通过反焊盘来实现接地孔120的内侧壁的导电层与线路层之间相断开，避免与线路层之间电连接。上述的降低PCB差分线插入损耗的方法，由于在差分线110的侧部间隔地布置有若干个接地孔120，这样差分线110上有电流流过时，形成磁场，导线间存在反射信号，接地孔120能起到降低信号反射的作用；此外，通常信号线设计为差分线110，差分线110间距越小耦合效应越强，差分线110侧部的接地孔120会减缓耦合磁场的耦合效应，从而减小信号的插入损耗，使得信号传输平稳，波动小。在一个实施例中，在所述差分线110的两侧均间隔布置有若干个接地孔120。如此，能有利于降低信号的反射作用，同时能减小信号的插入损耗，使信号传输平稳。在一个实施例中，位于所述差分线110同一侧的相邻两个所述接地孔120之间的间距d满足：20mil≦d≦24mil。如此，一方面，相邻接地孔120之间距离不致于过大，能有利于降低信号的反射作用，同时能减小信号的插入损耗，使信号传输平稳；另一方面，相邻接地孔120之间距离不致于过小，能避免由于距离过小而相互产生电磁影响。在一个实施例中，所述接地孔120与所述差分线110之间的间距L满足：9mil≦L≦11mil。如此，一方面，接地孔120与差分线110之间的间距L不致于过大，能有利于降低信号的反射作用，同时能减小信号的插入损耗，使信号传输平稳；另一方面，接地孔120与差分线110之间的间距L不致于过小，能避免由于距离过小而相互产生电磁影响。在一个实施例中，所述载体100为基材，在所述载体10本文档来自技高网...

【技术保护点】
1.一种降低PCB差分线插入损耗的方法，其特征在于，包括如下步骤：在载体上加工出若干个接地孔及铺设于所述载体的其中一侧的线路层，其中，所述线路层包括差分线，所述接地孔沿着所述差分线依次间隔布置，所述载体的另一侧铺设有接地层，所述接地孔的内侧壁的导电层与所述接地层电性连接。

【技术特征摘要】
1.一种降低PCB差分线插入损耗的方法，其特征在于，包括如下步骤：在载体上加工出若干个接地孔及铺设于所述载体的其中一侧的线路层，其中，所述线路层包括差分线，所述接地孔沿着所述差分线依次间隔布置，所述载体的另一侧铺设有接地层，所述接地孔的内侧壁的导电层与所述接地层电性连接。2.根据权利要求1所述的降低PCB差分线插入损耗的方法，其特征在于，在所述差分线的两侧均间隔布置有若干个接地孔。3.根据权利要求1所述的降低PCB差分线插入损耗的方法，其特征在于，位于所述差分线同一侧的相邻两个所述接地孔之间的间距d满足：20mil≦d≦24mil。4.根据权利要求1所述的降低PCB差分线插入损耗的方法，其特征在于，所述接地孔与所述差分线之间的间距L满足：9mil≦L≦11mil。5.根据权利要求1至4任意一项所述的降低PCB差分线插入损耗的方法，其特征在于，所述载体为基材，在所述载体上加工出若干个接地孔的步骤包括：在所述基材上加工出若干个第一通孔；对所述基材的两个侧表面进行沉铜及板镀铜处理，同时使所述第一通孔的内侧壁镀上导电层形成所述接地孔；对所述基材的其中一侧面的铜层进行图形制作得到所述线路层。6.根据权利要求5所述的降低PCB差分线插入损耗的方法，其特征在于，对所述基材的其中一侧面的铜层进行图形制作得到所述线路层步骤之前还包括步骤：对所述接地孔进行树脂塞孔处...

【专利技术属性】
技术研发人员：王国，陈丽琴，廉泽阳，李艳国，
申请(专利权)人：广州兴森快捷电路科技有限公司，深圳市兴森快捷电路科技股份有限公司，
类型：发明
国别省市：广东,44